登录
首页 » VHDL » 低功率的可逆逻辑乘8

低功率的可逆逻辑乘8

于 2023-01-29 发布 文件大小:9.58 kB
0 156
下载积分: 2 下载次数: 1

代码说明:

本文提出了一种新颖的可逆乘法器。可逆逻辑可以发挥重要作用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • keyscan
    用verilog语言写的简单的键盘扫描代码,适合初学者,用alter的软件编写的程序代码。(Using verilog language to write simple keyboard scan code, suitable for beginners, with alter software program written code.)
    2013-09-13 22:59:11下载
    积分:1
  • FPGASPI
    FPGA SPI 主要模块全部涵盖 时序解释 与DSP通信(FPGA SPI Timing interpretation covering all main modules communicate with the DSP)
    2020-12-09 13:49:20下载
    积分:1
  • MAX2 EPLD 的测试程序, VHDL语言编写.
    MAX2 EPLD 的测试程序, VHDL语言编写.-MAX2 EPLD testing code, VHDL language.
    2022-01-26 06:18:20下载
    积分:1
  • VHDL描述的时钟分频电路,用途广
    VHDL描述的时钟分频电路,用途广-VHDL description of the clock divider circuit, uses widely ...
    2022-03-10 15:35:57下载
    积分:1
  • RS_Encode_Decode
    RS(255,223)编解码算法。verilogHDL代码实现,在XILINX的芯片上得到验证。不包含任何IP核,方便移植到任何FPGA芯片。(RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to transplant to any FPGA chip.)
    2016-01-21 12:07:34下载
    积分:1
  • ds18b20
    verilog编写的ds18b20温度传感器程序,可综合(ds18b20 program written in verilog)
    2020-10-29 10:29:56下载
    积分:1
  • A signal can be stretched any one CLk the VHDL source code examples. See documen...
    一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation
    2022-03-24 02:54:32下载
    积分:1
  • Verilog-SRAM
    用verilog hdl语言编写的fpga与片外sram 的读写控制(With the verilog hdl language fpga sram chip with read and write control)
    2020-12-09 15:39:18下载
    积分:1
  • 一个简单的移位寄存器。VHDL语言的,或许会对你有所帮助!
    一个简单的移位寄存器。VHDL语言的,或许会对你有所帮助!-A simple shift register. VHDL language, and perhaps will help you!
    2023-07-05 13:15:03下载
    积分:1
  • VHDL
    Project manager is reak vhdl old man
    2015-09-10 10:06:28下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载