登录
首页 » VHDL » USB口的设计,包括驱动程序的设计,以及软件的安装演示,软件的介绍,以及工作模式...

USB口的设计,包括驱动程序的设计,以及软件的安装演示,软件的介绍,以及工作模式...

于 2023-02-04 发布 文件大小:306.05 kB
0 142
下载积分: 2 下载次数: 1

代码说明:

USB口的设计,包括驱动程序的设计,以及软件的安装演示,软件的介绍,以及工作模式-USB port design, including the driver design, and installation of software, presentation, software presentation, and working models

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Using FPGA to achieve the VGA/LCD display relevant knowledge, including the proc...
    用FPGA实现的VGA/LCD显示的相关知识,包含了程序的主要结构和主要功能模块的实现过程-Using FPGA to achieve the VGA/LCD display relevant knowledge, including the procedures for the main structure and main function modules of the realization process
    2022-03-30 17:25:10下载
    积分:1
  • FRUDH
    用VHDL实现频率计,可测量输入脉冲的频率,并进行简单校正(Realize the frequency of use of VHDL in terms of measurable input pulse frequency, and a simple correction)
    2008-07-07 20:13:30下载
    积分:1
  • dazhuankuai
    基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)
    2013-11-26 09:40:37下载
    积分:1
  • ethernet_tri_mode_rtl.tar
    以太网控制器verilog,含有mac,mii接口(Ethernet controller verilog, containing mac, mii interface)
    2007-12-19 23:51:08下载
    积分:1
  • ldpc
    最近在做毕设,ldpc码的编解码实现,这个是verilog实现。(Recently completed the set up to do, ldpc code codec implementation, this is the Verilog implementation.)
    2021-05-14 15:30:02下载
    积分:1
  • ICAP_FPGA_Multiboot
    在xilinx的ml507板子上用的ICAP功能 配置存储器 这里边包含了控制程序 以及配置ICAP寄存器的程序 就是完整的通过串口控制FPGA多重配置的程序 用verilog实现的(how to configure the ICAP)
    2021-03-05 15:49:31下载
    积分:1
  • static-timing-analyze
    特权同学主讲的FPGA设计的时序约束专题(STA部分)(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
    2013-07-11 13:23:46下载
    积分:1
  • the major digital TV front
    主要完成数字电视前端信号处理和缓冲作用的verilog源代码,可以直接使用 -the major digital TV front-end signal processing and buffer the Verilog source code can be used directly
    2022-04-09 13:15:30下载
    积分:1
  • 修改后的展位乘法的两个华莱士算法签名和签名二进制数
    这个项目修改后的展位华莱士算法给出了所需的方法来实现一种高速度和高性能并行计算的复数模拟乘法器。设计的结构使用基数 4 修改 Booth 算法和华莱士树。这两种技术来加速增殖过程,作为他们的能力,以减少局部产品代到 11/2 和压缩部分产品期限按比例为 3 ∶ 2。尽管如此,携带保存加法器 (CSA) 是用来增强系统的加法过程的速度。设计了系统有效地使用 VHDL 代码为 8 x 8 位签署数字和成功的模拟. Booth 型乘法器可以减少迭代步长,以执行乘法比较常规步骤操作次数。Booth 算法 "扫描" 乘法器操作数,并跳转到链的这种算法可以减少产生相对于常规的乘法算法,每个位的乘数乘以与被乘数和部分产品对齐和加在一起的结果所需的加法次数。更有趣的是加法次数是数据依赖
    2023-07-28 05:20:04下载
    积分:1
  • count23
    一个简单的23计数器,用VHDL实现,可供初学者学习。(A simple 23 counters, with the VHDL implementation, available for beginners.)
    2010-05-10 13:30:44下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载