网站首页

登录

修改后的展位乘法的两个华莱士算法签名和签名二进制数

于 2023-07-28 发布文件大小:896.70 kB

 0  103

下载积分: 2 下载次数: 1

我要下载

代码说明：

这个项目修改后的展位华莱士算法给出了所需的方法来实现一种高速度和高性能并行计算的复数模拟乘法器。设计的结构使用基数 4 修改 Booth 算法和华莱士树。这两种技术来加速增殖过程，作为他们的能力，以减少局部产品代到 11/2 和压缩部分产品期限按比例为 3 ∶ 2。尽管如此，携带保存加法器（CSA）是用来增强系统的加法过程的速度。设计了系统有效地使用 VHDL 代码为 8 x 8 位签署数字和成功的模拟. Booth 型乘法器可以减少迭代步长，以执行乘法比较常规步骤操作次数。Booth 算法 "扫描" 乘法器操作数，并跳转到链的这种算法可以减少产生相对于常规的乘法算法，每个位的乘数乘以与被乘数和部分产品对齐和加在一起的结果所需的加法次数。更有趣的是加法次数是数据依赖

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

S3EStarter_user-guide
Xilinx Spartan-3E Starter Kit Board User Guide(中文用户手册)(Xilinx Spartan-3E Starter Kit Board User Guide)

2012-04-30 10:14:18下载

积分：1
prepared using VHDL stepper motor control methods. For your reference.
用VHDL编写的步进电机控制方法.供大家参考用.-prepared using VHDL stepper motor control methods. For your reference.

2022-06-16 01:54:04下载

积分：1
digital_tsmc018
180nm数字教学库，内含各种标准数字单元(180nm digital lib for education, including standard cells)

2020-12-14 14:49:14下载

积分：1
exercise
使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)

2014-02-20 16:20:33下载

积分：1
My_POC
Simulating the functions of POC.(Simulating the functions of POC. In VHDL, with ISE.)

2017-09-12 15:12:32下载

积分：1
32位/33M 从模式(target)PCI接口参考设计，Lattice提供。由于PCI时序较复杂，此设计仅能供参考...
32位/33M 从模式(target)PCI接口参考设计，Lattice提供。由于PCI时序较复杂，此设计仅能供参考-32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only

2023-09-04 17:30:04下载

积分：1
1
说明：基于FPGA的USB接口设计，实现了USB与FPGA的通信(USB interface to FPGA-based design, implementation of the USB communication with the FPGA)

2011-02-21 15:50:27下载

积分：1
gold
基于vhdl语言的15位gold序列的设计的开端一部分程序(Vhdl language based on sequences of the 15 gold as part of the beginning of the design process)

2011-05-16 21:48:38下载

积分：1
DE2_115_SD_Card_Audio_Player
该代码实现了对SD 卡的读写操作，是一个较好的范例。(The code achieves access reading SD CARD based on DE-2，It is a good example。)

2012-08-14 00:29:47下载

积分：1
core_arm.tar
ARM7系统IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。(ARM7 System IP Core VHDL language source code, the need for the development environment is QUARTUS II 6.0.)

2021-04-20 00:18:51下载

积分：1

696518资源总数
105895会员总数
18今日下载