网站首页

登录

修改后的展位乘法的两个华莱士算法签名和签名二进制数

于 2023-07-28 发布文件大小:896.70 kB

 0  130

下载积分: 2 下载次数: 1

我要下载

代码说明：

这个项目修改后的展位华莱士算法给出了所需的方法来实现一种高速度和高性能并行计算的复数模拟乘法器。设计的结构使用基数 4 修改 Booth 算法和华莱士树。这两种技术来加速增殖过程，作为他们的能力，以减少局部产品代到 11/2 和压缩部分产品期限按比例为 3 ∶ 2。尽管如此，携带保存加法器（CSA）是用来增强系统的加法过程的速度。设计了系统有效地使用 VHDL 代码为 8 x 8 位签署数字和成功的模拟. Booth 型乘法器可以减少迭代步长，以执行乘法比较常规步骤操作次数。Booth 算法 "扫描" 乘法器操作数，并跳转到链的这种算法可以减少产生相对于常规的乘法算法，每个位的乘数乘以与被乘数和部分产品对齐和加在一起的结果所需的加法次数。更有趣的是加法次数是数据依赖

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

rc6 加密
此代码是加密实现在 vhdl。在加密、 RC6 (Rivest Cipher 6) 是一种对称密钥块密码从RC5派生。它是由Ron Rivest、马特 Robshaw、雷西德尼和益群丽莎贤以满足高级加密标准(AES)竞争的要求设计的。该算法是一个五个入围者，和也提交给湖怪兽和CRYPTREC项目。它是一种专有

2023-04-17 09:45:04下载

积分：1
CPUver2
这是一个有关单周期CPU设计的一个参考，里面顶层模块已经写好，而其他模块的内容则是以注释的形式存在，如果要跑这个代码的话，把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。( 翻译关闭即时翻译英语中文德语检测语言中文(简体) 英语日语这是一个有关单周期CPU设计的一个参考，里面顶层模块已经写好，而其他模块的内容则是以注释的形式存在，如果要跑这个代码的话，把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。 This is a reference about a single cycle CPU design, top-level module which has been written, and the contents of the other modules exist in the form of comments, if run this code, those codes include the commented out and then each module is uncommented to commented code.)

2016-05-15 15:59:07下载

积分：1
ADC-Parameter
外部ADC采集数据，存为数组文件。通过程序读入，然后即可求出ADC的SNR、SINAD、THD、ENOB等。(External ADC data collection, stored as an array of documents. Read through the program, then the ADC SNR, SINAD, THD, ENOB can be calculated.)

2021-03-15 21:39:22下载

积分：1
SCRAMBLER
32位扰码器的verilog代码，编译通过(The Verilog code of 32_bit scrambler)

2009-11-24 14:51:38下载

积分：1
Input_filter
Module for filtering input digital signal

2015-03-05 16:53:07下载

积分：1
黄金时段介绍STA
PrimeTime Intro to STA -PrimeTime Intro to STA

2022-12-10 13:05:05下载

积分：1
ss
it is a new describng system for it field

2018-02-05 22:48:15下载

积分：1
FPGA simulation examples, Verilog coding, the process in detail, code easy to un...
FPGA的仿真实例，Verilog代码编写，过程详尽，代码易懂。-FPGA simulation examples, Verilog coding, the process in detail, code easy to understand.

2022-07-22 04:45:26下载

积分：1
FPGA_Seg7_dsp
关于VHDL和verilog的数码管显示程序，写的很好，值得参考。(About VHDL and verilog digital tube display program, write well, worth considering.)

2014-08-01 11:00:51下载

积分：1
smartWasher
QUARTER编程环境实现的智能洗衣机系统，通过DE0板子进行模拟，组要完成洗衣机5个步骤的顺序过程以及系统相应动作(QUARTER programming environment of intelligent washing system, through simulation DE0 board, groups 5 to complete the washing process and the system the sequence of steps corresponding action)

2020-11-06 13:19:49下载

积分：1

696516资源总数
106571会员总数
2今日下载