-
手把手教你学FPGA 仿真篇
手把手教你学FPGA 仿真篇,简单实用。(Hand in hand teach you to learn FPGA simulation, simple and practical.)
- 2018-07-09 21:25:09下载
- 积分:1
-
CPU_Verilog
此代码完成了流水线CPU的设计。其中有ALU,控制模块,UART等verilog代码。(This code completes the design of pipelined CPU)
- 2017-07-06 19:45:33下载
- 积分:1
-
classics_verilog_codes_for_commom_projects
它包含大量用于常见项目的经典verilog代码,如FIFO、add8、RS编码、多路复用等。
- 2022-03-02 04:53:32下载
- 积分:1
-
8 位上下计数器
8位向上/向下计数器准备在FPGA上实现。我在一台Nexus4的Artix-7板进行了测试。它包含为了能够看到计数或上或下的转变的慢时钟。包括试验台
- 2022-01-25 23:47:51下载
- 积分:1
-
sampleverilog
图像采集、存储控制verilog源代码(Image acquisition, storage, control of Verilog source code)
- 2021-04-15 22:28:54下载
- 积分:1
-
PID
说明: 利用Verilog语言实现PID增量式控制,输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
- 2020-04-24 10:06:59下载
- 积分:1
-
AD9469 FPGA 代码 软件无线电前端
AD9469 FPGA 代码 软件无线电前端
AD9469 Verilog 代码
FIFO后数据处理等
- 2022-04-19 09:18:49下载
- 积分:1
-
divider
verilog HDL编写的浮点除法器,编译通过,可综合。压缩包包含三个文件。(verilog HDL write floating-point divider, compile, can be integrated. Archive contains three files.)
- 2011-08-29 09:12:21下载
- 积分:1
-
FPGA——IP_RAM实验
说明: FPGA——IP_RAM实验:
创建IPRAM核,单端口,10位地址线(256字节),8位数据线(每字节8byte),读写使能
input [9:0] address;
input clock;
input [7:0] data;
input wren; //置1则写入
output [7:0] q;
LNXmode:控制LEDC显示
1:mode1,从k1~k3输入data的低4位,ledb计时,从0~f,计时跳变沿读取k1~k3的值,存入RAM
8个数之后,从RAM输出数据,用leda显示,同样每秒变化一次(The experiment of FPGA-IP_RAM:
Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)
- 2020-06-22 04:20:02下载
- 积分:1
-
texample1
32-bit shifter, shifter, 32-bit.Very goog as a study file.
- 2015-10-24 09:44:53下载
- 积分:1