-
自己写得一个关于sine（32X24）的程序
自己写得一个关于sine（32X24）的程序-own written on a sine (32X24) procedures
- 2022-02-28 22:21:58下载
- 积分：1
-
vhdl source code for 8 bit datapath logic
vhdl source code for 8 bit datapath logic
- 2022-07-04 04:52:16下载
- 积分：1
-
uart
UART功能,可以增加在NIOS2內,主要來做外部Flash的擦除及寫入,需搭配上位機傳輸字串來控制(UART function, can increase the NIOS2, the main external Flash to do the erase and write, to be a string with the host computer to control the transmission)
- 2011-08-25 09:32:35下载
- 积分：1
-
直接频率合成，Quicklogic提供,部分源文件是Quicklogic 专用文件
直接频率合成，Quicklogic提供,部分源文件是Quicklogic 专用文件-direct frequency synthesis, pioneered provide some source document is dedicated ESP
- 2022-01-25 17:31:05下载
- 积分：1
-
First_conv
mimo—ofdm线性卷积，实现输入的800位宽的数据同两个序列的卷积(Mimo- ofdm linear convolution
800 bits wide input data with the convolution of two sequences
)
- 2013-03-30 09:18:56下载
- 积分：1
-
EP1C6_EP1C12核心板原理图，方便自己动手做板学习FPGA
EP1C6_EP1C12核心板原理图，方便自己动手做板学习FPGA-EP1C6_EP1C12 core board schematics, do-it-yourself to do to facilitate learning FPGA board
- 2022-07-11 04:51:07下载
- 积分：1
-
VHDL实现的超前进位加法器
VHDL实现的超前进位加法器-the VHDL-ahead Adder
- 2022-02-26 07:08:05下载
- 积分：1
-
FPGA_homewrk4
设计一个能求出一个32bit字中两个相邻0之间最大间隙的电路。完成HDL设计及testbench描述，给出综合后的时序仿真结果。提交纸质文档。(Design a circuit that can find the maximum gap between two adjacent 0 in a 32bit word. The HDL design and testbench description are completed, and the result of comprehensive simulation is given. Submit paper documents.)
- 2018-05-07 17:54:12下载
- 积分：1
-
RS_255_223_ENCODER
rs255编码解码器，verilog描述，FPGA实现(RS255 223 ENCODER)
- 2015-03-30 09:52:09下载
- 积分：1
-
这些是Verilog文件但我上传文本格式（记事本）
these are verilog files but i am uploading in text(notepad) format
- 2022-12-19 09:00:04下载
- 积分：1
