登录
首页 » VHDL » The use of Altera' s FPGA

The use of Altera' s FPGA

于 2022-09-23 发布 文件大小:445.50 kB
0 94
下载积分: 2 下载次数: 1

代码说明:

使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现对4x4键盘的输入控制,并显示在一个8段式数码管上。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 the development board to realize 4x4 keyboard input control, and displayed in an eight-stage digital pipe.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • coasess.tar
    register file in vhdl and alu
    2009-12-24 15:03:08下载
    积分:1
  • AD7982_IF
    AD转换代码,主要练习,没有具体的功能可以实现的,因为只是一部分(AD conversion code, practice, no specific function can be realized, because only part)
    2014-06-14 09:01:03下载
    积分:1
  • 本例为DAC0832接口电路VHDL原代码
    本例为DAC0832接口电路VHDL原代码-The DAC0832 Interface Circuit Example for VHDL source code
    2022-08-14 02:36:10下载
    积分:1
  • 用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260
    用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260-Verilong hdl language used data sampling procedures, A/D using the TLC5260
    2023-04-01 09:25:04下载
    积分:1
  • counter
    本例源代码文件由用户按照书中的操作步骤自己生成,“Example-2-1Project_Navigator_Demo源代码”目录下为源代码的参考文件。“Example-2-1Project_Navigator_Democounter”目录下为完整的工程,包括源代码文件、综合与实现的结果文件、ISE工程文件等,可以使用ISE工程管理器打开工程,供读者参考(In this case the source code files by the user in accordance with the steps the book itself is generated, "Example-2-1 Project_Navigator_Demo source" directory as the source code reference document. "Example-2-1 Project_Navigator_Demo counter" directory for a complete project, including source code files, integrated with the realization of the outcome document, ISE project file, etc. You can use ISE Project Manager, open the project for the reader is referred to)
    2009-09-19 13:53:10下载
    积分:1
  • VHDL 加法器
    这个程序是 用于两个浮点数字加法器使用 VHDL 语言。
    2022-02-06 15:47:18下载
    积分:1
  • 使用vriloge硬件描述语言设计数字频率计,其对于高频测量精确,可测范围0―99999999HZ,在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求...
    使用vriloge硬件描述语言设计数字频率计,其对于高频测量精确,可测范围0―99999999HZ,在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求-The use of hardware description language design vriloge digital frequency meter, and its high-frequency measurement for accurate, range 0-99999999HZ, in MAX+ PLUSII run me through and run the experiment to meet the requirement through
    2022-01-25 18:01:01下载
    积分:1
  • verilog实现的“六进制约翰逊计数器”。
    verilog实现的“六进制约翰逊计数器”。-verilog implementation of the " six hexadecimal Johnson counters."
    2022-05-10 11:02:11下载
    积分:1
  • HDL的例子源代码3 / 5
    HDL example source code 3/5 jkff_a
    2022-07-26 15:52:59下载
    积分:1
  • spartan6_GTP
    基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)
    2018-03-08 23:14:30下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载