登录
首页 » VHDL » DE2 will connect to the LCD layout for Terasic off technology companies attached...

DE2 will connect to the LCD layout for Terasic off technology companies attached...

于 2023-02-16 发布 文件大小:658.93 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

DE2将连接到LCD布局上,为Terasic off技术公司附上系统代码

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • color_bar
    彩条产生程序。。。。720p需添加74.25M时钟(colorbar generation. need 74.25mhz clock if 720p gen)
    2020-06-22 06:20:01下载
    积分:1
  • ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户
    ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户-Chinese ISE7.1i the xilinx tutorial for FPGA/CPLD users
    2022-02-25 00:06:16下载
    积分:1
  • TCL2543
    基于FPGA的TLC2543控制器,采用状态进行控制ADC进行转换(The TLC2543 controller based on FPGA, using state control of ADC conversion)
    2020-11-18 15:59:39下载
    积分:1
  • irdecode
    自己编写的红外解码子程序,但CPU资源占用较高,作教学示范用途。(prepared their infrared decoding routines, but higher occupancy CPU resources for teaching demonstration purposes.)
    2006-11-05 13:51:28下载
    积分:1
  • I2C is a two
    I2C is a two-wire, bi-directional serial bus that provides a simple and efficient method of data exchange between devices.
    2022-10-23 17:25:02下载
    积分:1
  • verilog实现自动售货机
    能实现输入0.5 1 5块钱的累加,然后对应购买的商品价格进行比较,显示找的钱数或错误灯(MY English is very good)
    2019-01-09 13:35:02下载
    积分:1
  • 一个cpu的vhdl语言程序。非常好的 一个cpu的vhdl语言程序。非常好的...
    一个cpu的vhdl语言程序。非常好的 一个cpu的vhdl语言程序。非常好的-A cpu of the VHDL language program. A very good cpu the VHDL language program. Very good
    2022-03-24 08:58:44下载
    积分:1
  • dianti
    实现电梯的相关控制系统,在开发板EGO1上实现,数码管显示相关的楼层和状态(dianti in verilog)
    2020-12-26 10:59:03下载
    积分:1
  • verilog_median_filter
    图像处理的中值滤波器,使用verilog开发环境编程实现。(Verilog development environment programming median filter)
    2016-01-24 16:54:32下载
    积分:1
  • uart
    说明:  uart 发送模块接收模块及tb,其中可以选择不同波特率进行收发,代码带有详细注释。(UART sending module and receiving module)
    2020-06-20 20:00:02下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载