登录
首页 » VHDL » Adders, Subtractors, and Multipliers - DE2-115

Adders, Subtractors, and Multipliers - DE2-115

于 2022-03-16 发布 文件大小:321.09 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

本练习的目的是检查加法、减法和乘法运算电路。每个

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL语言的cookbook,能够使你更快的学会使用VHdL
    VHDL语言的cookbook,能够使你更快的学会使用VHdL-cookbook
    2022-01-26 00:47:39下载
    积分:1
  • uart_tr(3)
    uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )
    2015-06-08 21:02:17下载
    积分:1
  • 音频信号分析仪的FPGA源码
     音频信号先经过由运放和电阻组成的50Ohm阻抗匹配电路以满足输入阻抗50 Ohm的系统要求,这样方便信号功率的计算。为了保证所处理的信号被不失真的采样,信号还要通过截止频率为10Khz的抗混叠低通滤波器。最后为了AD能正确的采样,信号还要通过信号抬高电路。 经过12位A/D转换芯片MAX144转换后的数字信号经由基于FPGA的NIOSII处理器进行FFT变换和处理,分析各个频率点的功率值,并将这些值显示在LCD上。 该源代码就是fft变换的源代码
    2023-07-28 02:35:05下载
    积分:1
  • OFDM_CP
    ofdm系统的matlab实现,包括插入导频信号和循环前缀(Matlab implementation of ofdm system, including inserted pilot frequency signal and the cyclic prefix)
    2013-05-29 10:10:23下载
    积分:1
  • signalintegrity
    信号完整的一些总结,非常实用,适合开始着使用(A book for signal integrated)
    2014-08-08 16:45:47下载
    积分:1
  • filter-design
    MBD-FPGA数字滤波器设计基本流程,基于DSP builder(MBD-FPGA basic process of digital filter design)
    2020-12-02 20:39:26下载
    积分:1
  • 用VHDL语言来实现一个电子时钟,可以调时间。小时,分,秒。可以下载到实验箱来运行验证。...
    用VHDL语言来实现一个电子时钟,可以调时间。小时,分,秒。可以下载到实验箱来运行验证。-use VHDL to achieve an electronic clock, the time can be set aside. Hours, minutes and seconds. Experiments can be downloaded to the box to run test.
    2022-07-21 04:12:49下载
    积分:1
  • ZEDBOARD
    说明:  ZEDBOARD的管脚分配图和约束文件,包括PCB图和xdc文件(Pin assignment of ZEDBOARD)
    2021-03-23 21:19:15下载
    积分:1
  • CU设计
     计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计
    2023-06-25 08:00:03下载
    积分:1
  • sample_SPI
    这是一个瑞萨R78/G13的SPI演示程序,详细的放置了说明,很有用的源码(This is one of the SPI Renesas R78/G13 demonstration program, placed a detailed description of very useful source)
    2013-09-03 02:59:19下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载