登录
首页 » VHDL » 先进先出

先进先出

于 2023-02-16 发布 文件大小:349.11 kB
0 92
下载积分: 2 下载次数: 1

代码说明:

第一次输入和输出第一缓冲 vhdl 代码

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • shuzishizhong
    这是基于verilog hdl的数字时钟源代码,能够实现时分秒的计时,可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)
    2013-12-10 22:21:55下载
    积分:1
  • FPGA-DSP
    FPGA数字信号处理实现原理及方法的例程(FPGA digital signal processing principle and method routines)
    2017-05-31 10:36:17下载
    积分:1
  • mp3codec
    it is used to compile codec
    2009-03-04 17:00:53下载
    积分:1
  • Spartan 3E
    这种设计允许您实验用脉冲宽度调制 (PWM) 由 PicoBlaze 处理器执行。作为提供,设计将允许您向控制 12 PWM 通道 ; 8 个通道控制板上的 8 个 Led 的强度和剩余的 4 通道上设有连接器 "J4" 你在哪 可以观察你应该对示波器的访问。你可能也喜欢尝试简单电阻电容 (RC) 平滑电路连接到接头引脚可创建附加数字信号到模拟 (D/A) 转换器或尝试控制马达通过驱动晶体管。 脉宽调制实现了 1 千赫和 8 位分辨率 (256 个步骤) 的脉冲重复频率 (PRF)。为每个 LED 或 "J4" 输出占空比可以独立使用简单的命令输入一个简单的终端程序在您的 PC 上设置 (超级终端是理想的)。
    2023-08-09 11:30:04下载
    积分:1
  • 发送卡
    led 发送卡代码(led send card verilog)
    2021-04-06 11:19:02下载
    积分:1
  • DPD_project
    预失真算法中,包络解波部分的verilog代码,有部分错误(envelope calculation of DPD algorithm ,verilong HDL language)
    2014-04-26 15:45:21下载
    积分:1
  • lpddr2
    LPDDR2 SDRAM memories compliant to JEDEC JESD209-2.
    2015-05-11 20:57:21下载
    积分:1
  • truck_lights
    Lights, Car light emulator for turn, stop and emergency
    2012-11-06 18:27:06下载
    积分:1
  • flash
    本程序是fpga控制flash的读写程序,包括了程序和仿真时的测试文件(fpga flash)
    2013-07-21 14:47:36下载
    积分:1
  • 这个程序执行的复用与解复用
    this program performs multiplexing and demultiplexing
    2022-10-04 09:30:03下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载