-
VLSI加法器
全加器的vhdl程序及其仿真图像.by利用它可以方便、准确地得到输出
- 2022-07-17 20:12:42下载
- 积分：1
-
Verilog_code_for_AWGN
说明： verilog实现awgn信道噪声的代码，支持可变的信噪比。利用移位寄存器来实现伪随机序列。(verilog code for implementation of awgn channel noise. support variable snr. use LSFR to implement the pseudo random sequence. )
- 2021-01-14 16:48:47下载
- 积分：1
-
- 2022-05-01 00:03:25下载
- 积分：1
-
edge_detect_p
用于检测信号上升沿，输出与时钟相关的正脉冲(Detect the rising edge of the signal)
- 2012-03-27 14:49:21下载
- 积分：1
-
coreahblite代码
amba ahblite总线时序转并口时序，可访问sram/flash/mram，适用于smartfusion2系统，arm内核对外进行数据访问。
- 2023-08-27 04:00:03下载
- 积分：1
-
verilog HDL编写的出租车计费系统
verilog HDL编写的出租车计费系统-verilog HDL prepared Taxi Accounting System
- 2022-05-06 06:53:34下载
- 积分：1
-
ARMPFPGA-JTAG
ARM+FPGA JTAG(二合一)原理图与PCB(ARM+ FPGA JTAG (combined) schematic and PCB
)
- 2014-07-28 21:28:03下载
- 积分：1
-
异步FIFO的设计 包括testbench 已调试成功
异步FIFO的设计 包括testbench 已调试成功-Asynchronous FIFO design includes testbench debug success has been
- 2023-04-13 19:40:03下载
- 积分：1
-
jiaotongdeng
Quartus2环境下基于VHDL状态机的交通灯程序(VHDL state machine traffic lights based on Quartus2 environment)
- 2014-01-13 21:57:00下载
- 积分：1
-
Verilog语言编写的电话计费系统，这只是源代码，需要在quartusII等软件下运用...
Verilog语言编写的电话计费系统，这只是源代码，需要在quartusII等软件下运用-Verilog language telephone billing system, this is only the source code, the need to use software such as quartusII
- 2023-01-23 23:25:03下载
- 积分：1
|
联系客服（QQ：3324461878）
