登录
首页 » VHDL » pn sequence generator

pn sequence generator

于 2023-02-23 发布 文件大小:1.94 kB
0 61
下载积分: 2 下载次数: 1

代码说明:

本设计是一个伪随机数发生器。此设计;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 关于寄存器重命名register reallocation,VHDL
    关于寄存器重命名register reallocation,VHDL-Register on rename register reallocation, VHDL
    2022-02-09 20:31:31下载
    积分:1
  • ExpectedBoardDetails1.txt
    Use full for knowing board details while making projects on FPGA and matlab simulations
    2013-11-20 17:47:58下载
    积分:1
  • VHDL,схемапроцессора,созданиесвоегоустройства
    应用背景Нарисунке1показанацифроваясистема,котораясостоитизнескольких9разрядныхрегистров,мультиплексора,блокасуммирования-вычитанияиблокуправления(конечныйавтомат)。Данныепоступаютвсистемучерез9разрядныйвходДин。Этиданныемогутбытьзагруженычерезмультиплексорвразличныерегистры:регистрыR0,……,R7Сив。Мультиплексортакжепозволяетпередаватьданныеотодногорегистрадругому。Суммированиеивычитаниевыполняютсятакжеприпомощимультиплексора。Приэтомодноизчиселзагружаетсявдополнительныйрегистрсобой。Послевыполненияарифметическойоперациирезультатпомещаетсяврегистрг。ДанныеизрегистрагзатемпередаютсяводинизрегистровР0,……,С7。关键技术Системаможетвыполнятьразличныеоперациивкаждомтакте,взависимостиоткомандблокауправления。Этотблокопределяет,какиеданныедолжныбытьпомещенынашинуивкакойизрегистровонидолжныбытьзагружены。Например,еслиблокуправленияустановитсигналыr0outиАйн,томультиплексорподключитвыходрегистраR0внашину,иэтиданныебудутзагруженынаследующемфронтесигналачасыврегистрсобой。
    2022-04-30 14:38:33下载
    积分:1
  • mux1
    mux one hwich is teh best knwo progerma i n the workdl and ist is the
    2010-01-25 22:13:37下载
    积分:1
  • 用VHDL语言写的,音乐演奏程序,范例歌曲为“青花瓷”片段。...
    用VHDL语言写的,音乐演奏程序,范例歌曲为“青花瓷”片段。-Using VHDL language, and music performance procedures, examples of songs as
    2022-05-30 16:58:33下载
    积分:1
  • Desktop4
    combinational circuits code in vhdl
    2018-08-13 17:33:14下载
    积分:1
  • FPGA_SPWM
    此代码是由FPGA产生SPWM波的代码,简单易懂(use FPGA to generate SPWM)
    2019-02-19 16:12:33下载
    积分:1
  • 可以实现对任意波形分任意频,分频加减通过按键实现。
    可以实现对任意波形分任意频,分频加减通过按键实现。-Can be achieved for any arbitrary waveform at frequency, frequency addition and subtraction through the keys to achieve.
    2022-01-29 02:49:45下载
    积分:1
  • VHDL_APPOINTMENT TIME(Hẹn thời gian hiển thị LCD sử dụng ngôn ngữ VHDL)
    VHDL_APPOINTMENT TIME(Hẹn thời gian hiển thị LCD sử dụng ngôn ngữ VHDL)
    2022-01-25 18:25:54下载
    积分:1
  • ran_num_generator.tar
    vhdl random numbergenerater
    2013-04-10 16:31:28下载
    积分:1
  • 696522资源总数
  • 104042会员总数
  • 18今日下载