-
T200071012217h
此源码为线性相位滤波的vhdl源码与设计心的体会,理论分分析与工程实践总结相结合,有非常大的参考价值 可直接使用。
(The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
- 2012-07-10 16:08:08下载
- 积分:1
-
sdram-control-verilog
SDRAM控制器源码,内含完整的控制器verilog源代码和测试代码,超值哈。(This readme file for the SDR SDRAM Controller includes information that was not
incorporated into the SDR SDRAM Controller White Paper v1.1.)
- 2009-12-11 15:01:46下载
- 积分:1
-
接口键盘和液晶屏上AT89S52代码
接口键盘和液晶屏上AT89S52代码
- 2022-04-22 04:25:15下载
- 积分:1
-
在MAXPLUSII下实现BOOTH算法,可以进行任意位K×K的乘法
在MAXPLUSII下实现BOOTH算法,可以进行任意位K×K的乘法-BOOTH algorthim implemented in the MAXPLUSII environment, which can carry out arbitrary bits multiplication.
- 2022-05-08 13:11:29下载
- 积分:1
-
MX25L6445E--Verilog--v1.18
MX25L6445E开发时间,Verilog语言(MX25L6445E development time, Verilog language)
- 2011-07-20 15:11:31下载
- 积分:1
-
Verilog&Vhdl混语言对SDRAM的控制源代码,提供了很好的例子,顶层文件为sdrm.v!...
Verilog&Vhdl混语言对SDRAM的控制源代码,提供了很好的例子,顶层文件为sdrm.v!-VerilogVhdl mixed language SDRAM control of the source code, provided a good example of top-level documents sdrm.v!
- 2022-03-18 22:36:54下载
- 积分:1
-
256 点的 IFFT 执行的设计与实现
执行 256 点,
基数 4 IFFT 算法,提出了一种高速和 16 位复杂 IFFT。通过
使用固定的几何寻址模式,管道设计和块浮点
结构,数据具有更高的精度和动态范围。建议
本文分析了逻辑大小、 面积、 功耗的体系结构
使用 Xilinx 8.2。
- 2022-03-04 17:43:30下载
- 积分:1
-
Combined unit GPS clock synchronization detection unit merger GPS synchronized c...
合并单元内GPS同步时钟的检测
合并单元内GPS同步时钟的检测-Combined unit GPS clock synchronization detection unit merger GPS synchronized clock detection
- 2023-05-04 14:30:04下载
- 积分:1
-
FFT
FFT with fix point 2*N
- 2013-10-06 15:38:38下载
- 积分:1
-
eetop.cn_16bits_multiplier
16位并行乘法器源代码,booth2编码,二进制树拓扑结构(16bits parallel multiplier source code
)
- 2020-12-24 20:59:05下载
- 积分:1