网站首页

VHDL参数化浮点乘法器

于 2022-01-31 发布文件大小:2.07 kB

 0  106

下载积分: 2 下载次数: 1

我要下载

代码说明：

资源描述利用VHDL语言编写的浮点乘法器，可自定义浮点数位数，即乘数的参数化。具体为二进制有符号的浮点乘法器，二进制补码进行浮点运算。浮点数的表示是仿照IEEE格式，设置成自定义形式。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

verilog hdl coding DDR sdram control for fpga
verilog hdl coding DDR sdram control for fpga -verilog hdl coding DDR sdram control for fpga

2022-03-23 21:20:26下载

积分：1
展位乘数 VHDL 源代码
8位有符号编码的整数基改性

2022-06-14 01:22:33下载

积分：1
Elevator designed to control the lift design 6 original VHDL language
电梯的设计・用来控制6层的电梯设计原来・VHDL语言-Elevator designed to control the lift design 6 original VHDL language

2022-02-06 15:18:21下载

积分：1
1.rar
此为数字逻辑书上的答案，应该很多同学都需要吧，关于数字逻辑(This is the answer books, digital logic, it should be a lot of students need it, on the digital logic)

2009-09-17 13:16:19下载

积分：1
cloc
时钟在单片机中的应用，用于控制中断及显示程序(Clock in the MCU application, used to control interrupt and display program)

2013-06-04 15:27:35下载

积分：1
coasess.tar
register file in vhdl and alu

2009-12-24 15:03:08下载

积分：1
SDRAM
基于fpga与verilog语言的的sdram读写(SDRAM reading and writing based on FPGA and Verilog language)

2018-01-16 11:24:03下载

积分：1
1 第二个计时器 impliomentation vhdl
一第二个计时器为斯巴达 6 fpga-结构设计的

2022-03-13 08:22:16下载

积分：1
PWM
飞思卡尔智能车芯片模块程序 MC9S12XS128 测试通过(freescale smart car for MC9S12XS128)

2011-08-04 10:34:33下载

积分：1
dgnszsz
多功能数字钟，在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)

2013-09-20 10:20:31下载

积分：1

696518资源总数
106222会员总数
14今日下载

VHDL参数化浮点乘法器

0 个回复

热门标签

热门下载