-
fir_digital
本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。首先介绍了数字成型滤波的应用意义并分析了模拟和数字两种硬件实现方法，接着介绍了成形滤波器设计所需要MATLAB软件，以及利用ISE system generator在FPGA上进行滤波器实现的优势。文中给出了成形滤波函数的数学模型，讨论了几种常用成形滤波函数的传输特性以及对传输系统信号误码率的影响。然后介绍了本次设计中使用到的数字成形滤波器设计的几种FIR滤波器结构。把各种设计方案进行仿真，比较仿真结果，最后根据实际应用的情况并结合设计仿真中出现的问题进行分析，得出各种设计结构的优缺点以及适合应用的场合。(In this paper, the application of the principles and implementation of digital baseband signal pulse shaping filter is studied. First introduced the significance of digital shaping filter application and analysis of both analog and digital hardware implementation, then introduces the shaping filter design requires MATLAB software, and the use of ISE system generator on the FPGA to achieve the advantages of the filter. This paper presents a mathematical model of shaping filter function, the transmission characteristics discussed several common shaping filter functions and the impact on the error rate of the signal transmission system. Then introduced the use of this design to several digital shaping filter design FIR filter structure. The various design simulation, compare the simulation results, and finally according to the actual application and combine design simulation to analyze problems, come and where appropriate to the application advantages and disadvantages of various design s)
- 2014-01-15 09:43:56下载
- 积分：1
-
VGA
FPGA简单VGA彩条显示程序驱动程序640*480(FPGA simple VGA color display Driver 640* 480)
- 2013-11-22 09:14:35下载
- 积分：1
-
SDRAM
基于fpga与verilog语言的的sdram读写(SDRAM reading and writing based on FPGA and Verilog language)
- 2018-01-16 11:24:03下载
- 积分：1
-
Quartus_17.1破解器_Windows_密码12345
quartus 17.1 安装包，我现在用的就是(Quartus 17.1 installation kit, what I am using now is)
- 2018-09-10 20:13:45下载
- 积分：1
-
EPM3064 FPGA控制8个通道开关控制
应用背景EPM3064 FPGA控制8个通道开关控制，实现音响信号输入切换和信号混合.简化控制电路，减少电路板空间。关键技术电路运行可靠安全，接模拟电路输入信号选择器CD444DJ可以控制8通道模拟数信号通断。
1、实现高速任意通道的开启和关闭
2、LED指示开启通道。
3、输出电路心跳指示，显示电路工作状态。
- 2022-12-26 05:50:03下载
- 积分：1
-
FSK
FPGA实现FSK调制，带Modelsim仿真，实际系统测试通过，载波信号，信号频率等可调。(FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.)
- 2020-09-03 11:38:07下载
- 积分：1
-
mux_16bit_sign
16位有符号和无符号乘法器FPGA源代码(16-bit signed and unsigned multiplier FPGA source code)
- 2016-05-09 21:48:03下载
- 积分：1
-
CPUver2
这是一个有关单周期CPU设计的一个参考，里面顶层模块已经写好，而其他模块的内容则是以注释的形式存在，如果要跑这个代码的话，把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。(
翻译关闭即时翻译
英语
中文
德语
检测语言
中文(简体)
英语
日语
这是一个有关单周期CPU设计的一个参考，里面顶层模块已经写好，而其他模块的内容则是以注释的形式存在，如果要跑这个代码的话，把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。
This is a reference about a single cycle CPU design, top-level module which has been written, and the contents of the other modules exist in the form of comments, if run this code, those codes include the commented out and then each module is uncommented to commented code.)
- 2016-05-15 15:59:07下载
- 积分：1
-
Verilog Booth 型乘法器
此文件描述的 verilog booth 型乘法器的代码。源代码是模拟和验证效果会更好
- 2022-08-21 23:35:26下载
- 积分：1
-
alu3
用verilog语言编写，一个8-bit ALU，可以完成按字节的+、-和与、或、非操作(Using Verilog language, an 8-bit ALU, to be completed by byte+,- And, or, non-operating)
- 2008-05-12 12:48:49下载
- 积分：1
