登录
首页 » Verilog » 时钟液晶 DE2 系列

时钟液晶 DE2 系列

于 2023-02-28 发布 文件大小:78.95 kB
0 123
下载积分: 2 下载次数: 1

代码说明:

编辑销计划以使其更适合您的 DE2 系列主板。这是一个时钟/计时器,它使用 DE2 液晶显示当前时间。一个基于 vhdl 语言的状态机用于与液晶显示控制器进行通信。Key2 按钮重置时间。所有的 VHDL 源代码是包括在内的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • gg
    说明:  FPGA实现基带成型滤波器,升余弦滚降系数,多进制调制(FPGA)
    2010-12-20 17:55:18下载
    积分:1
  • Roy dsd
    basic verilog code on siso, piso, sipo
    2020-06-25 18:40:01下载
    积分:1
  • DDS
    DDS的VHDL源代码,是数字QPSK调制解调中的重要组成部分。(DDS of the VHDL source code, the number of QPSK modulation and demodulation is an important part.)
    2007-12-11 16:26:33下载
    积分:1
  • fifoi
    基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码,深度可控(Based on the Xilinx Vertex2 can be integrated 2048x10-bit read and write can control the FIFO module source code, the depth of controllable)
    2008-12-19 00:17:51下载
    积分:1
  • EncoderUsingif
    encoder using else if statement
    2015-05-21 13:41:00下载
    积分:1
  • SignalTapII学习笔记
    说明:  学习fpga的工具signaltap软件使用说明书,好工具(Learn the instruction manual of signaltap software, a good tool)
    2020-03-29 17:59:18下载
    积分:1
  • 1
    说明:  基于FPGA的USB接口设计,实现了USB与FPGA的通信(USB interface to FPGA-based design, implementation of the USB communication with the FPGA)
    2011-02-21 15:50:27下载
    积分:1
  • Meyers-Wavelet.txt
    Meyers wavelet. DWT VHDL.
    2011-10-10 22:01:44下载
    积分:1
  • hamming
    verilog语言实现一个CPU,汇编程序实现汉明编码功能,输入11位代码,输出15位编码结果。(Verilog language to achieve a CPU, assembler to achieve Hamming coding function, enter 11 bit code, output 15 bit encoding results.)
    2020-07-03 14:00:01下载
    积分:1
  • DE2_LCM_DISP_sucess
    这是altera公司的DE2-35开发板下的一个液晶显示屏源程序代码工程,液晶显示屏是友晶公司的,包括液晶显示屏的驱动以及显示等模块有需要的人,可以下载 (Altera DE2-35 development board of the company, a liquid crystal display source code engineering, LCD display the Terasic, including LCD driver module and display needs, you can download)
    2012-10-19 21:04:47下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载