网站首页

1920*1080的VGA驱动模块设计

于 2023-02-28 发布文件大小:8.47 MB

 0  137

下载积分: 2 下载次数: 1

我要下载

代码说明：

作为一种古老的接口，支持的分辨率远高于HDMI和DVI，1920分辨率根本不在话下，本设计在QUARTUS下设计，编译，加载运行通过效果良好。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

AN66806
提供了利用 GPIF 对 FX2LP 与同步 FIFO CY7C4625-15AC 之间的接口进行设计的源代码(Provides for the use of GPIF FX2LP and synchronization FIFO CY7C4625-15AC to design the interface between the source code)

2013-08-13 14:42:55下载

积分：1
CORDIC旋转
虽然Loeffler DCT实现了良好的质量转换

2022-03-25 12:45:23下载

积分：1
DDS
FPGA实现DDS波形发生器，多种信号的产生，(FPGA realization of DDS waveform generator to produce a variety of signals,)

2014-07-20 14:31:22下载

积分：1
I2S
SMT32F4 i2s 全双工配置，自己测试OK的，大家可以看看(SMT32F4 i2s 全双工配置)

2021-03-06 22:29:30下载

积分：1
guardar 纪念馆 en 显示德 7 segmentos con 宝通德重置语言
电路在语言中建模与入席，保存和显示数据与一个重置按钮 7 分割。

2023-05-29 17:30:03下载

积分：1
dpll
说明：在quartus下搭建的数字锁相环，能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)

2020-06-21 01:00:02下载

积分：1
uartfifo使用fifo进行uart通信
使用verilog HDL语言进行编写，通过FIFO缓存，使用uart串口，与上位机进行通信。在本示例中，FPGA向上位机发送的数据每次加一，并在串口调试助手中显示，可以观察相关现象。

2022-02-21 18:02:35下载

积分：1
cla - Copy
说明： ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER

2019-03-19 01:35:37下载

积分：1
dpd_v6_0_example_design
xilink DPD V6.0 IP Core design example

2014-03-01 10:26:47下载

积分：1
38LCD
LCD图形显示代码，已调试过，可以运行成功(LCD graphics display code has been debugged, you can run successfully)

2012-08-22 23:08:39下载

积分：1

696518资源总数
105908会员总数
30今日下载

1920*1080的VGA驱动模块设计

0 个回复

热门标签

热门下载