-
my_kmp_matching
说明： KMP算法的Verilog HDL实现，模式串从模块的外部输入，计算next函数，然后进行KMP匹配。有仿真。环境为Quartus II 8.0 Web Edition。(Verilog HDL implementation KMP algorithm, pattern string from the module' s external input, calculate next function, then KMP matching. A simulation. Environment for the Quartus II 8.0 Web Edition.)
- 2011-03-14 09:28:01下载
- 积分：1
-
altera公司cpld/fpga开发软件quartus2中文使用教程
altera公司cpld/fpga开发软件quartus2中文使用教程-altera company cpld/fpga development of software to use Chinese quartus2 Guide
- 2022-11-23 18:50:03下载
- 积分：1
-
table-for-sin-functionof-
DDS中的正余弦生成，初始相位相差90度，可自行改变输出频率(Cosine generation of DDS, the initial phase difference of 90 degrees, the output frequency can be changed on their own)
- 2013-12-17 22:09:56下载
- 积分：1
-
lcd_176
说明： VHDL code for LCD for use with AGM FPGA
- 2020-01-19 17:04:44下载
- 积分：1
-
dct
里面含有vhdl和verilog 版本,很好用!dct变换用得很多啊!(Which contains a VHDL and Verilog versions of very good use! Dct transform with a lot ah!)
- 2007-08-27 16:00:31下载
- 积分：1
-
FPGA_5
无SDRAM的PCI采集,给出PCI采集的FPGA程序，桥芯片也为PLX9054，已验证通过(No SDRAM, PCI capture, given FPGA PCI acquisition program, bridge chips for PLX9054, has been verified by)
- 2015-01-07 22:57:46下载
- 积分：1
-
PWM
通过正弦波和三角波的比较产生SPWM波形(Through the comparison of sine wave and triangle wave produces SPWM waveform)
- 2016-12-23 14:36:56下载
- 积分：1
-
verilog代码uart传输
通过UART进行的低功耗低成本的数据传输TEQ再检查一下它，一旦它的writen用Verilog语言而且它是基于一个协议，你要指定更好的沟通自己的规则
- 2022-01-30 23:50:40下载
- 积分：1
-
dadishu_v1
VHDL实现简单打地鼠游戏机，北邮数电实验(VHDL simple playing hamster games, BUPT number of electric experiment)
- 2020-11-03 13:29:52下载
- 积分：1
-
uart
说明： uart 发送模块接收模块及tb，其中可以选择不同波特率进行收发，代码带有详细注释。(UART sending module and receiving module)
- 2020-06-20 20:00:02下载
- 积分：1
