-
lisa-vhdl2va
通过modelsim仿真检测matlab生成滤波器效果。(Generate the filter through matlab and simulated by modelsim.)
- 2013-12-12 11:17:18下载
- 积分:1
-
navigation
Ship navigation project
- 2014-12-04 18:58:16下载
- 积分:1
-
lab5
串口控制器,基于vivado软件下开发,包含代码及管脚分配文件(Serial port controller)
- 2017-12-07 16:40:56下载
- 积分:1
-
携带向前看加法器
这是为了添加 4 位东西非常有用的携带看前面加法器。进位加法器(CLA) 是加法器在数字逻辑中使用的类型。进位加法器通过减少确定运载位所需的时间量提高速度。它可以用更简单,但通常速度较慢,波纹携带加法器计算旁边的总和位的进位位对比和每一位必须等待,直到已开始计算自己的结果和进行位 (见加法器细节上波纹的串行加法器) 计算前进行。进位加法器计算一个或多个执行总和,从而减少了等待时间来计算结果的较大值位的前位。Kogge 石加法器和布伦特-西贡加法器是加法器的这种类型的例子。
- 2022-01-25 14:15:25下载
- 积分:1
-
Verilog入门
verilog的入门级别的例子(转载)-Verilog entry-level examples (reproduced)
- 2022-06-20 04:33:09下载
- 积分:1
-
STM32F103ZEt6_NORFlash
1、FSMC全称是静态存储控制器,用来高速操作外部SRAM,NOR,NAND等,广泛用来驱动LCD
MCU的FSMC配置在fsmc_nor.c,你也可以查阅相关资料。
2、此例程通过读写外部M29W128,熟悉FSMC的配置以及操作。(1, FSMC stands for static memory controller for high-speed operation of external SRAM, NOR, NAND, widely used to drive the LCD MCU FSMC configuration in fsmc_nor.c, you can also access to relevant information. This routine by reading and writing external M29W128 familiar with the configuration and the operation of the FSMC.)
- 2012-11-26 11:08:20下载
- 积分:1
-
检测上升沿的verilog程序,有验证程序,可用synplify验证
检测上升沿的verilog程序,有验证程序,可用synplify验证-Detection of rising edge of the Verilog procedures, there is the verification process can be used to verify Synplify
- 2022-01-31 05:33:02下载
- 积分:1
-
vhdl coding for Carry Select Adder
这是一个vhdl代码的进位选择加法器及其工作100%。
- 2023-08-26 17:05:04下载
- 积分:1
-
code
adder 18b trong chuong trinh verilog
- 2017-11-26 14:34:56下载
- 积分:1
-
MIT_Press_Circuit_Design_with_VHDL_(2004)
circuit design with VHDL e-book MIT Press....
- 2009-05-08 00:33:54下载
- 积分:1