登录
首页 » Verilog » verilog实现流水线mips

verilog实现流水线mips

于 2023-03-11 发布 文件大小:20.31 kB
0 123
下载积分: 2 下载次数: 1

代码说明:

个人作业,mips流水线cpu,支持mips-c3指令集

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IC设计基础
    说明:  一本很经典的IC设计中文入门书籍,由任艳颖,王彬编著,翻印几百万册(A very classic introduction to Chinese in IC design book, compiled by Ren Yanying and Wang Bin, reprinted millions of copies)
    2020-06-23 22:20:02下载
    积分:1
  • uart
    uart 发送模块接收模块及tb,其中可以选择不同波特率进行收发,代码带有详细注释。(UART sending module and receiving module)
    2020-06-20 20:00:02下载
    积分:1
  • 30
    说明:  30 bus for atp design
    2016-02-14 19:41:55下载
    积分:1
  • My-Simple-Specturm--Analyzer
    基于LabVIEW FPGA的频谱估计与分析(the power spectrum estimation and analysis based on LabVIEW FPGA)
    2013-11-13 08:45:40下载
    积分:1
  • gobang
    一个用verilog实现的五子棋程序,用在fpga上,连接显示器,可选择与电脑对战或是双人对战,按wsad控制方向,回车控制落子,程序会自动判断输赢并显示结果(A 331 procedures implemented by verilog, used in fpga, connect the monitor, you can choose to play against the computer or a double play, press wsad control the direction, carriage control Lazi, the program will automatically determine the winners and losers and display the results)
    2015-03-30 13:13:35下载
    积分:1
  • Verilog写的88E1111 GMII接口驱动代码
    Verilog写的88E1111 GMII接口驱动代码,仿真通过,使用的是Xilinx的三态以太网IP核。
    2022-06-28 22:36:43下载
    积分:1
  • sdr
    全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法, 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系统中 的各个模块,还对各模块和整个系统在ModelSim中进行了时序仿真验证,并对 设计中出现的问题进行了修正。最后,经过FPGA调试工具嵌入式逻辑分析仪 SignalTapⅡ的硬件实际测试,(The Research and FPGA Implement of All Digital OQPSK Demodulation Algorithms )
    2020-06-30 18:00:01下载
    积分:1
  • RGMII测试程序
    RGMII测试程序,在板子测试验证过,可以使用,初学者可以参考下
    2022-03-19 00:31:59下载
    积分:1
  • 编码器信号转换程序
    编码器信号的转换,用于控制打印机,UV平板打印机的喷头驱动输出信号,控制Y轴移动,需要将信号转换为运动控制器识别的信号才可以控制其运动。
    2022-10-20 19:55:03下载
    积分:1
  • v-watch
    基于fpga的数字电压表的设计,包括ad转换,bcd码转换,分频,3选1模块,小数点生成模块,显示模块组成。(Based on the FPGA digital voltage meter design, including AD conversion, BCD code conversion, frequency,3 choose1module, a decimal point generating module, display module. )
    2012-05-10 01:29:23下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载