-
SPI_UVM_VIP
说明： SPI协议的芯片验证VIP,用UVM搭建平台验证代码(Chip verification VIP of SPI protocol, build platform verification code with UVM)
- 2020-08-25 09:58:15下载
- 积分：1
-
CPU
不同方法实现的CPU系统。同样支持加减乘，逻辑/算术移位，与或非等建议指令。(Different methods to achieve CPU system. Also supports, subtraction, multiplication, logic/arithmetic shift, and the like or recommend instruction.)
- 2016-04-16 20:30:51下载
- 积分：1
-
cnt10
用Quartus II开发的一个十进制计数器，包括仿真波形，下载文件，是完整工程。(With the Quartus II development of a decimal counter, including the simulation waveform, download files, is the complete project.)
- 2011-05-23 21:50:52下载
- 积分：1
-
elevator-control
三层电梯的详细电路
Foundation版 包括强行开关门打断(Elevator control
Foundation project)
- 2011-09-26 17:57:56下载
- 积分：1
-
con1
4 bit convoltion with vhdl.
- 2011-10-18 18:18:09下载
- 积分：1
-
FPGA ‘for’ 循环
Verilog 语言编写的for循环，用来验证在FPGA中是否能想在C中那样编写for循环，结果证明虽然仿真可以得到正确的结果，但是在真正的工程中进行编译时耗时24小时都没完成，所以选择其他的方法进行循环操作，毕竟FPGA是并行的，而C中是串行的思想。
- 2022-06-19 04:55:07下载
- 积分：1
-
SV-Combinational-Logic
system Verilog combinational logic
- 2017-01-24 18:50:29下载
- 积分：1
-
FPGA实现LC12S无线通讯模块收发
FPGA实现LC12S无线通讯模块收发，使用Verilog语言。程序实现一个模块根据案件发送数据，另一个模块接受导数据后点亮LED灯。程序在XC3S500E上实现。
- 2022-01-26 03:51:50下载
- 积分：1
-
基于FPGA实现的符号乘法器
应用背景符号乘法器实现5x5位乘法。这是一种类型的顺序执行独特的强烈计算。关键技术这是一种顺序 ；执行独特的强烈的符号计算…… ； ；乘数 ；实现了5位乘法…
- 2022-02-14 12:16:59下载
- 积分：1
-
axi full 驱动代码
fpga下使用的ip核代码
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
- 2022-06-13 02:12:03下载
- 积分：1
