网站首页

16位处理器

于 2022-03-10 发布文件大小:2.85 MB

 0  120

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景创建一个新的Quartus II工程将用于在Altera DE2的电路实现—系列板。这个项目应该包含一个包含适当的输入和输出的顶级模块在Altera板端口。实例化你的处理器在顶层模块。使用开关sw15−0驱动该处理器使用开关SW17驱动运行输入DIN输入端口。同时，利用按键KEY0在时钟resetn和KEY1。将处理器总线导线ledr15−0和连接完成信号以LEDR关键技术该项目可用于8位处理器验证。你可以设计你自己的8位处理器，它通过验证代码。该代码用于verilog平台

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FloatPoint Arithmetic
Float Point Add, Multiply, and Divide arithmetic. You can change and modify the add block and reuse it in FPGA or ASIC chip. The running clock is dependent of the technology you used in the ASIC.

2022-06-13 03:38:57下载

积分：1
VHDL
VHDL上百实例包括 ADDER LATCH FIPPER AND ETC..(VHDL hundreds of examples, including ADDER LATCH FIPPER AND ETC ..)

2010-11-22 05:15:29下载

积分：1
xilinx_lib.tar
用于modelsim仿真的xilinxfpga平台IP库，以ise 13.x为基础制作，在modelsim10下验证通过。(xilinx IP core library for modelsim simulate, based on ise 13.x, verified in modelsim10.)

2017-10-27 12:23:53下载

积分：1
flash
fpga Verilog 控制读写flash (fpga Verilog flash )

2015-06-23 14:45:44下载

积分：1
595_8led
74hc595 driver 8 led

2013-03-28 21:10:33下载

积分：1
示波器代码
可以用于学习的示波器读取显示存储简单处理软件~希望可以对各位有用，用Verilog语言编写而成的,顶层加各个模块的分析，都有，希望有用~~~~~~~~~~~~~~~~~~~~~~

2022-06-21 09:47:13下载

积分：1
FPGA串口调试程序
用xilinx ISE软件实现串口调试的程序其中，包含FIFO的一个IP核用于缓存数据

2022-03-10 12:40:48下载

积分：1
20181060261-李康_3
说明：秒表的实现，有暂停清零功能，Quartus II(Stopwatch realization, has the pause clear function)

2020-12-26 15:56:03下载

积分：1
DDS
说明：使用Verilog，以Quartus II 为平台，编写了一个DDS信号发生器程序。(Using Verilog and Quartus II as the platform, realizing the DDS signal generator program .)

2020-11-26 17:12:26下载

积分：1
sanjose_hdlcon
FFT implementation using C program

2014-02-11 21:01:40下载

积分：1

696518资源总数
106208会员总数
21今日下载

16位处理器

0 个回复

热门标签

热门下载