-
一个异步FIFO的verilog实现论文
一个异步FIFO的verilog实现论文-err
- 2022-01-28 06:08:18下载
- 积分：1
-
Vending machines, coin
自动售货机，投币自动售货
MaxplusII下运行-Vending machines, coin-operated automatic vending MaxplusII run
- 2022-07-07 06:56:04下载
- 积分：1
-
rs-codec(255-223)
RS编码是一种纠错码，本程序实现RS（255，223）用FPGA 实现RS编码，程序在Quartus II中调试通过。(RS coding is an error-correcting codes, the procedures for the realization of RS (255,223) with FPGA realization of RS codes, in the Quartus II program through the debugger.)
- 2021-05-13 00:30:02下载
- 积分：1
-
yidong_top_xu
本实验实现了一个小的乒乓游戏，VGA显示,代码下载的FPGA板子上验证通过，效果很好。(The experimental realization of a small ping-pong game, VGA display, download the code verified by the FPGA board, with good results.)
- 2011-11-01 19:37:44下载
- 积分：1
-
pll
用FPGA实现数字锁相环，开发环境为ISE(Using FPGA digital phase-locked loop, development environment for ISE)
- 2021-03-19 18:29:19下载
- 积分：1
-
LDPC-long40rate0.5-encode-and-decode
LDPC的短码，码长为40速率为0.5的LDPC码的设计，用的是QC矩阵，压缩文件为原码部分，工程太大传不上去。(LDPC short code, a code length of 40 rate of 0.5 LDPC code design, using a QC matrix, the compressed file is part of the original code, do not pass up the works too.)
- 2013-07-01 09:28:47下载
- 积分：1
-
VHDL.Programming
这是这本书的第四个版本，现在这个版本不仅提供了VHDL语言的覆盖面，但设计方法的信息，以及。此版本将指导读者通过创建一个VHDL设计的过程中，模拟设计，综合设计，放置和布线设计，使用的重要模拟验证的最终结果，新的技术，称为全速调试，提供了极其快速设计验证。在这个版本的设计，例如已被更新(This is the fourth version of the book and this version now not only provides VHDL language coverage but design methodology information as well. This version will guide the reader through the process of creating a VHDL design, simulating the design, synthesizing the design, placing and routing the design, using VITAL simulation to verify the final result, and a new technique called At-Speed debugging that provides extremely fast design verification. The design example in this version has been updated to reflect.)
- 2012-04-08 19:36:36下载
- 积分：1
-
一个用FPGA语言设计数字秒表的程序，有相关的源程序和说明
一个用FPGA语言设计数字秒表的程序，有相关的源程序和说明-FPGA design using a digital stopwatch language of the procedures and instructions related to the source
- 2022-02-02 02:15:47下载
- 积分：1
-
e_BIU
说明： isa MEMORY PLAN eu biu asm
- 2020-06-25 19:20:02下载
- 积分：1
-
康塔多0至999的VHDL接口7段显示
应用背景此应用程序是用Xilinx ISE 12.4，使用VHDL语言进行。本程序的目的是提供一个显示的接口方法的七段显示。用户将可以看到从0到9999的一个计数器，它运行在利用FPGA内部的时钟实时。享受它。关键技术现场可编程门阵列（FPGA）是半导体器件是基于一个可配置逻辑块（CLB）连接矩阵通过可编程互连。FPGA可编程所需的应用或功能要求后制造。这功能区分FPGA从特定应用集成电路（ASIC），这是制造的特定设计定制任务。虽然一次性可编程（OTP）FPGA，这主要类型是基于SRAM的可重新编程的设计演变。
- 2022-03-20 03:34:16下载
- 积分：1
