登录
首页 » VHDL » 康塔多0至999的VHDL接口7段显示

康塔多0至999的VHDL接口7段显示

于 2022-03-20 发布 文件大小:391.42 kB
0 89
下载积分: 2 下载次数: 1

代码说明:

应用背景此应用程序是用Xilinx ISE 12.4,使用VHDL语言进行。本程序的目的是提供一个显示的接口方法的七段显示。用户将可以看到从0到9999的一个计数器,它运行在利用FPGA内部的时钟实时。享受它。关键技术现场可编程门阵列(FPGA)是半导体器件是基于一个可配置逻辑块(CLB)连接矩阵通过可编程互连。FPGA可编程所需的应用或功能要求后制造。这功能区分FPGA从特定应用集成电路(ASIC),这是制造的特定设计定制任务。虽然一次性可编程(OTP)FPGA,这主要类型是基于SRAM的可重新编程的设计演变。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 王金明:《Verilog HDL 程序设计教程》程序
    王金明:《Verilog HDL 程序设计教程》程序-Wang Jinming:
    2023-04-09 20:15:03下载
    积分:1
  • vhdl语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。...
    用vhdl语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。-VHDL language using FPGA-based waveform generator. Does the need for experimental waveforms generated very useful.
    2022-05-22 13:12:54下载
    积分:1
  • Verilog HDL 135例指南:Verilog HDL语言类似于C语言,以…
    verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,3-6章-Verilog HDL 135 cases Guide : Verilog HDL language similar to the C language, to facilitate learning. This document with the source code, 3-6
    2022-09-27 03:05:03下载
    积分:1
  • 提高流水线乘法器的FPGA Karatsuba AES-GCM吞吐量
    应用背景在本文中,我们提出了流水线的吞吐量的AES-GCMkaratsuab人基于有限域乘法器。与我们提出的四级子二次有限域乘法器,Ghash功能不在GCM任何瓶颈硬件系统,无论三的AES实现哪一个提高吞吐量的AES-GCM流水线Karatsuba乘法器203(基于BlockRAM SubBytes,复合场SubBytes或基于LUT的SubBytes)。这个提出的AES-GCM芯达到31gbps和39gbps Virtex4吞吐量和Virtex5,分别。实验结果表明,一个单一的现代FPGA芯片能提供超过了认证的AES-GCM 30Gbps的吞吐量,具有高性能计算领域可编程器件的优点系统。关键技术在AES-GCM的两种主要成分(高级加密标准伽罗瓦计数器模式)是一个AES引擎和一个有限域乘法器GF(2128)在通用散列函数(GHash)。因为固有的计算反馈,系统性能通常由有限的基于FPGA实现的已知域乘法器的日期。在本文中,我们目前的吞吐量优化的AES-GCM 4级流水线基于FPGA的Karatsuba-Ofman算法的有限域乘法器。关键流水线乘法器的延时然后匹配的AES实现无论BLOCKRAM SubBytes,流水线复合场SubBytes或基于LUT的字节。AES-GCM吞吐量超过30Gbps上一个单一的Xilinx Virtex芯片。实验结果表明,我们实现迄今为止最有效的AES-GCM FPGA实现。
    2022-04-10 20:58:26下载
    积分:1
  • 27个FPGA实例源代码
    一些对初学者比较实用的源码,ASK,PSK,FSK调制解调(Some of the more practical source code for beginners)
    2020-12-10 16:29:20下载
    积分:1
  • FPGA_Turbo
    Turbo码编解码的FPGA实现,verilog语言编写(Implementation ofTurbo code on FPGA , using Verilog language)
    2021-04-19 09:48:51下载
    积分:1
  • vga example for altera
    altera的vga示例
    2022-08-03 13:31:56下载
    积分:1
  • shudianshiyan
    数字电路与逻辑设计实验编程,包含多功能电子钟程序,实用,简易(Digital circuits and logic design experiments programming, including multi-function electronic clock procedures, practical, simple)
    2011-07-07 08:52:13下载
    积分:1
  • This is what I did do a UART transmitter when the source and hope for all of us.
    这是我做UART时候做的一个发送器的源码,希望对大家有用。-This is what I did do a UART transmitter when the source and hope for all of us.
    2022-03-25 00:51:09下载
    积分:1
  • 利用正点院子开拓者fpga实现DDS功能
    说明:  利用正点院子开拓者fpga实现DDS功能,实现三角波、正弦波、方波的发生。(Implementation of DDS with FPGA)
    2019-08-21 09:30:18下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载