登录
首页 » Verilog » 故障时钟检测电路的设计

故障时钟检测电路的设计

于 2023-04-02 发布 文件大小:952.22 kB
0 54
下载积分: 2 下载次数: 2

代码说明:

采用延时锁相环设计时钟延时电路,然后通过比较时钟信号来判断时钟信号是否发生时毛刺。压缩文件是一个VIVADO2015.1写的工程,包括测试文件,verilog语言编写

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 示波器代码
    可以用于学习的示波器读取显示存储简单处理软件~希望可以对各位有用,用Verilog语言编写而成的,顶层加各个模块的分析,都有,希望有用~~~~~~~~~~~~~~~~~~~~~~
    2022-06-21 09:47:13下载
    积分:1
  • FPGA实现以太网通信,TCP,UDP
    通过调用三速以太网IP核,上层实现ARP,TCP,UDP协议,以太网芯片是88E1111,绝对可用,支持千兆以太网,GMII接口。
    2022-07-20 05:06:04下载
    积分:1
  • verilog rgb_yuv
    AD8176的控制verilog编写,可实现RGB的自由切换,16通道进,9通道输出。
    2022-01-22 16:34:08下载
    积分:1
  • Tun2CNk2
    FPGA实现DSP的Verilog 示例(FPGA realization of DSP-Verilog Example)
    2008-05-05 17:08:19下载
    积分:1
  • sb133
    Based on SVPWM three-level inverter matlab simulation, It describes the application of load forecasting, EULER numerical analysis method.
    2017-08-28 20:49:27下载
    积分:1
  • DDS
    基于FPGA器件的DDS设计实现中的一个核心部分就是波形存储表的设计。首先采用LPM_ROM和 VHDL选择语句这两种方法进行波形存储表的设计和比较分析 然后考虑到硬件资源的有限性及DDS的精度要 求,对这两种方法的程序进行了优化 最后对这两种方法设计的程序进行仿真和硬件调试。结果表明:采用这两种 方法都能有效地实现DDS中波形存储表的设计。 (DDS-based FPGA devices designed to achieve one of the core of the waveform is stored in table design. First of all, choose to adopt LPM_ROM and VHDL statements of these two methods for the design waveform storage tables and comparative analysis and then, taking into account the limited hardware resources and the accuracy of DDS, the two methods to optimize the process the last of these two methods of process design simulation and hardware debugging. The results showed that: the use of these two methods are all effective ways to achieve the DDS waveform stored in the table design.)
    2009-05-24 10:56:30下载
    积分:1
  • can_controller
    基于FPGA的VHDL,can总线控制的设计与实现,在ISE下弄的。(FPGA-based VHDL, can control the design and implementation of the bus, get under the ISE' s.)
    2011-05-05 23:32:25下载
    积分:1
  • 咖啡自动售货机 verilog 代码与验证平台
    基于有限状态机的咖啡自动售货机。 自动售货机应出售茶为 Rs。 10、 咖啡为 Rs。 20 和冷咖啡为 Rs.30。 这台机器接受 Rs。 10 和 Rs.20 注意到。 如果选择的产品超出支付的金额,金额返回和显示一条消息。
    2022-01-26 00:14:51下载
    积分:1
  • source
    说明:  I2C MASTER DESIGNED by Verilog
    2020-06-18 23:40:02下载
    积分:1
  • add_noisem
    把指定的噪声叠加到信号上去.有标准噪声库NOISEX-92,其中带有白噪声、办公室噪声、工厂噪声、汽车噪声、坦克噪声等等,在信号处理中往往需要把库中的噪声叠加到信号中去,而噪声的采样频率与纯信号的采样频率往往不一致,需要采样频率的校准。 (The specified noise superimposed to the signal up. Standard noise library NOISEX-92, with white noise, office noise, factory noise, car noise, tank noise in the signal processing often requires noise to be superimposed in the library The signal to noise of the sampling frequency and pure signal sampling frequency is often inconsistent sampling frequency of calibration.)
    2012-08-10 14:18:33下载
    积分:1
  • 696524资源总数
  • 103945会员总数
  • 46今日下载