登录
首页 » Verilog » 故障时钟检测电路的设计

故障时钟检测电路的设计

于 2023-04-02 发布 文件大小:952.22 kB
0 103
下载积分: 2 下载次数: 2

代码说明:

采用延时锁相环设计时钟延时电路,然后通过比较时钟信号来判断时钟信号是否发生时毛刺。压缩文件是一个VIVADO2015.1写的工程,包括测试文件,verilog语言编写

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LaurentCPM
    Laurent程序,用于CPM信号的调制,接收和分解,译码,以及判断(Laurent procedures for CPM modulation of the signal, and decomposition receiving, decoding, and to determine)
    2013-08-16 01:32:40下载
    积分:1
  • 浮点乘法
    这个
    2022-09-08 12:05:02下载
    积分:1
  • zw222
    ZardWars Files ------------------------------
    2014-03-20 01:43:16下载
    积分:1
  • 按键控制VGA显示
    FPGA verilog VGA显示 用按键控制VGA显示不同的图像
    2022-01-31 10:27:01下载
    积分:1
  • rtl
    SPI verilog RTL code
    2016-02-29 12:26:08下载
    积分:1
  • FFT_FPGA_Verilog-master
    xilinx ise开发环境中fft IP核调用,仿真(Xilinx ise development environment FFT IP core call, simulation)
    2018-07-08 23:28:46下载
    积分:1
  • cordic
    说明:  16级流水线型cordic旋转代码以及测试文件,亲测好用(16-stage pipelined cordic rotation code and test files, pro-testing)
    2019-03-09 08:59:01下载
    积分:1
  • lab2
    说明:  使用vivado和Xilinx开发板实现抢答器,开发板为Xilinx Artix-7(Using vivado and Xilinx development board to achieve the responder, the development board is Xilinx artix-7)
    2021-04-23 01:58:48下载
    积分:1
  • 一种FPGA实现的串口开关双控的USB切换器
    多件键盘键值向上位机串口输出,接受并执行上位机串口的控制,串口使用ASCII码传输,串口逻辑控制逻辑按键去抖均采用Verilog实现。读此代码可以理解串口收发逻辑、键盘去抖、串口控制逻辑,相信对业内人士有所帮助,内附ASCII与HEX换算表
    2022-04-07 11:13:56下载
    积分:1
  • spi
    该程序是一个可完成订制化的SPI双向总线接口,时钟相位、极性,以及分频比全部可通过寄存器进行配置,已经在ISE下通过综合,占用资源少,强烈推荐 (The program is a complete custom of SPI bidirectional bus interface, clock phase, polarity, and the divider ratio can all be configured through the register, has been in the ISE through an integrated, small footprint, it is strongly recommended)
    2013-07-02 14:07:16下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载