登录
首页 » Verilog » Verilog HDL 4bit_processor

Verilog HDL 4bit_processor

于 2023-04-12 发布 文件大小:41.01 kB
0 30
下载积分: 2 下载次数: 1

代码说明:

RTL码由控制、alu、寄存器、keych模块等组成。。。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LZ77_1
    Package include hardware implementation of Lz77 algorithm
    2021-04-26 10:38:45下载
    积分:1
  • sdrm 仿真模型
    Micron 256Mb SDRAM Verilog model,经无数次验证仿真通过,绝对OK版,能严格的查出你代码中的时序,功能等各种问题。仿真通过后的代码上板子接实际的sdrm也是一次性通过哦!
    2022-02-11 18:27:28下载
    积分:1
  • FPGA
    说明:  基于FPGA的数字式相位测量仪的设计与制作(FPGA-Based Digital Phase Meter Design and Production)
    2010-04-16 19:40:41下载
    积分:1
  • Synopsys-tools-intruction
    synopsys的主要的工具介绍,包括DC,PT,Formality等,对于初学IC设计者了解设计工具有很大帮助。(synopsys of the main tools for presentations, including DC, PT, Formality, etc., for the beginner tool for IC designers to understand the design of much help.)
    2011-08-06 12:21:01下载
    积分:1
  • f_adder
    该工程描述的是一位全加器,可以用此作为基础,搭建多位全加器(The project description is a full adder can use this as a basis to build a number of full adder)
    2013-04-21 10:30:16下载
    积分:1
  • ARM-Verilog-HDL-IP-CORE
    ARM处理器的IP核,用verilog编写的,对处理器和相关的CPU架构知识有很大帮助。(ARM processor IP core, written in verilog processor and CPU architecture knowledge.)
    2020-09-21 10:27:52下载
    积分:1
  • LCD12864(st7920)
    整理的网上关于LCD12864(ST7920控制器)的串并口程序,已在stc89c52rd+11.0592MHz的情况下测试通过(Finishing line on LCD12864 (ST7920 controller) serial and parallel programs, in the case of stc89c52rd+11.0592 MHz test)
    2020-09-13 08:48:00下载
    积分:1
  • LMS
    least mean square algo implemented on verilog
    2017-11-01 05:01:56下载
    积分:1
  • 用uvm仿真的example code
    采用uvm-1.1d system verilog lib uvm可用于大规模仿真验证测试 配套example code提供了从入门级到深入学习的code,在modelsim 10.2c版本上运行成功了
    2022-02-21 05:41:05下载
    积分:1
  • 8b10b Verilog
    采用verilog语言基于查找表描述8b10b编码源代码(Using Verilog language to describe 8B10B encoding source code based on look-up table)
    2021-01-27 14:58:41下载
    积分:1
  • 696524资源总数
  • 103945会员总数
  • 46今日下载