-
BLDCM-based-on-NIOS
基于NIOSII的无刷直流电机控制器设计
庄任勤
大连海事大学
硕士论文
电力电子与电力传动
2009年6月
本文介绍了无刷直流电机的工作原理，研究了无刷直流电机的PWM调制方式，实现了基于Nios软核的无刷直流电机控制系统的SOPC设计。系统硬件包括以FPGA为核心的控制电路和用于电机驱动的三相全桥逆变电路，对FPGA及其外围设备的选择和逆变电路的设计做了大量研究工作。软件设计包括在Quartusn中用vHDL语言生成的位置检测模块、电机控制模块和PID调节器的IP核以及在 SOPCBullder中实现NioSH软核和外围IP核的定制和控制软件的设计。重点对PID调节器的FPGA实现做了一些探讨。
本文针对逆变电路的工作方式，运用PWM调制技术，做了全桥调制和半桥调制实验，并对实验结果进行了分析。实验表明，本无刷直流电机控制系统运行性能良好，调试方便，开关噪音小，升级换代容易，为后续的研究工作提供了基础和借鉴。(June 2009 based on the NIOSII the brushless DC motor controller design the Zhuang Renqin Dalian Maritime University Thesis power electronics and electric drive)
- 2013-05-21 09:50:47下载
- 积分：1
-
sd_sdram_lcd
说明： sd_sdram_lcd
是读取SD卡中的数据，然后通过LCD显示(It is to read the data in SD card and display it by LCD)
- 2019-05-14 14:35:49下载
- 积分：1
-
ANALYSIS-OF-FULL-ADDER
DESCRIPTION OF FULL ADDER
- 2013-11-12 13:32:19下载
- 积分：1
-
mmuart
说明： 简单uart，verilog语言编写，已经经过测试，有需要的可以看看(Simple uart, Verilog language, has been tested, you can see if you need it)
- 2020-06-23 20:00:01下载
- 积分：1
-
基于FPGA的数字钟设计
基于FPGA的数字钟的设计，外部时钟32MHz，通过分频器得到秒脉冲，用于正常工作时的计数脉冲。通过分频还得到一个5ms的脉冲，用于按键的消抖（具体原理可见程序）。输入的信号有三个：1.时钟信号2.校时模式设置按键3.校时调整按键，输出通道6位数码管。共有：校时模块，24计数的小时计数模块，60计数的分钟计数模块，60计数的秒钟计数模块。
- 2022-04-01 05:03:17下载
- 积分：1
-
libiio-0.15
说明： ad9361 matlab驱动代码，运行此代码可在matlab中控制AD9361(AD9361 matlab driver code, running this code can control AD9361 in MATLAB)
- 2020-07-25 12:38:44下载
- 积分：1
-
基于FPGA的实现小数倍分频代码，广泛应用于数字通信中。
基于FPGA的实现小数倍分频代码，广泛应用于数字通信中。-FPGA-based implementation of a small multiple of sub-frequency code, widely used in digital communications.
- 2022-04-19 03:39:18下载
- 积分：1
-
用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。
用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。-Using Verilog realize an electronic clock, a template for beginners to learn Verilog.
- 2022-03-01 20:04:47下载
- 积分：1
-
FPGA verilog代码
说明： 数电实验FPGA verilog代码，包括秒表、全加器、半加器等。(FPGA Verilog code for digital experiment)
- 2020-04-29 11:16:05下载
- 积分：1
-
fir_filter
LOW pass FIR filter for multirate processing
- 2015-02-09 09:59:02下载
- 积分：1
