-
AD9226
一个AD9226芯片的驱动，用FPGA写的。虽然简单，但是希望对各位有帮助(An AD9226 chip driver, FPGA written. Though simple, but I hope you will help)
- 2013-09-05 01:47:36下载
- 积分：1
-
shouhuoji.vhd
自动售货机程序(Vending machine procedures)
- 2008-04-05 22:08:58下载
- 积分：1
-
Pipeline-2
Pipeline processor verilog components
- 2012-12-21 17:53:18下载
- 积分：1
-
uart
uart发射机Verilog HDL代码(Verilog HDL code uart transmitter)
- 2011-05-21 21:37:01下载
- 积分：1
-
通信协议AHB_LITE
AHB_Lite 通信协议的FPGA Verilog 设计(AHB_Lite communication protocol Verilog design in FPGA)
- 2020-12-15 10:09:14下载
- 积分：1
-
vivek
THIS IS A SOURCE CODE FOR LIFT IN VHDL LANGUAGE
- 2012-04-08 02:01:07下载
- 积分：1
-
ddr3 sdram 控制器
这个是 DDR3 SDRAM 控制器的 verilog 代码。欢迎下载和使用。谢谢您的支持！！！
- 2023-05-18 12:45:04下载
- 积分：1
-
hgb_pci_host
说明： 内有一PCI 主 和PCI从，PCI TARGET 都是公开代码的，是工程文件，有仿真工程，使用说明。觉得好的就推荐一下。
本PCI_HOST目前支持：
1、 对目标PCI_T进行配置；
2、 对目标进行单周期读写；
3、 可以工作在33MHZ和66MHZ
4、 支持目标跟不上时插入最长10时钟的等待。
ALTERA的PCI竟然收费的！！！软件里面调试仿真了半天，终于调通了，到了下载就突然弹出窗口说包含了有限制的IP CORE，是限制使用的(There is a PCI from PCI proprietors, PCI TARGET is open source, is the project document, there is simulation project, for use. Feel good about the recommendation. The PCI_HOST currently supports: 1, on the target configuration PCI_T 2, on the target for single-cycle read and write 3, can work in the 33Mhz and 66MHZ 4, to support the goals behind to insert a maximum of 10 clock hours of waiting. ALTERA the PCI even charges! ! ! Inside simulation software debugging for a long time, and finally had transferred to the download on the sudden pop-up window that contains a limited IP CORE, is to restrict the use of)
- 2008-09-16 18:57:25下载
- 积分：1
-
verification environment to verify synchronous FIFO
-&同步FIFO的验证环境。
- 2022-12-14 19:40:03下载
- 积分：1
-
pinlvji
verilog 简易频率计的设置，包括整个工程(verilog simple frequency meter settings, including the entire project)
- 2013-08-18 09:53:52下载
- 积分：1
|
联系客服（QQ：3324461878）
