登录
首页 » Verilog » wtb hdlc_txd verilog

wtb hdlc_txd verilog

于 2023-04-16 发布 文件大小:2.33 kB
0 154
下载积分: 2 下载次数: 1

代码说明:

基于FPGA的WTB车载网络HDLC发送verilog代码,带CRC16校验码,已经通讯测试验证数据发送正常。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fifo_rs232
    从FIFO到到RS232的实现,用于接收和缓存数据(TripAdvisor RS232 FIFO implementation for receiving data and cache)
    2016-08-26 13:57:23下载
    积分:1
  • rs485_uart
    说明:  fpga的RS485代码,非常容易,适合学习(the code of rs485 in fpga, very easy,suitable for learning)
    2019-07-11 14:24:54下载
    积分:1
  • 业界标准的Verilog语法格式
    说明:  verilog标准语法,还有很多的样例参考,学习的好资料。(Verilog standard grammar, there are many examples for reference, good learning materials.)
    2020-06-15 22:50:02下载
    积分:1
  • ADS1115
    本程序调试了TI的高精度模数转换芯片ADS1115,此模数转换器采用双积分型,16位,为IIC通信方式,调试较复杂,在对直流采集方面有着广泛的应用(This program debugging TI s high-precision analog-digital conversion chip ADS1115)
    2013-08-23 22:49:26下载
    积分:1
  • This code is used for mpeg-2 encode,transform 188bit to 204bit(RS code)
    2023-08-30 09:30:03下载
    积分:1
  • SVPWM-VHDL
    fpga永磁同步电机矢量控制系统,包括死区等模块(fpga foc)
    2016-06-13 19:53:32下载
    积分:1
  • vjtag
    说明:  quartus vitual jtag代码使用接口,通过该接口模板方便使用者通过jtag在线读取FPGA的数据。(The quartus virtual JTAG code uses an interface, through which users can read FPGA data online.)
    2020-05-06 09:42:50下载
    积分:1
  • baseband_verilog
    verilog实现的基带信号编码,整个系统分为六个模块,分别为:时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器(verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolution module, spread spectrum modules, polarity transform and interpolation modules, forming filter)
    2009-10-08 10:19:34下载
    积分:1
  • 吠陀乘数32位
    高速32位吠陀乘数使用吠陀数学设计。这有一个比其他类型的乘法器,非常少的延迟。
    2023-04-01 05:10:04下载
    积分:1
  • 3780点FFT/IFFT的实现代码,已经在硬件上验证同过了
    这是实现一个关于dmbt 3780点的fft 的算法的verilog code,该代码已经完成了硬件验证,为了捞点分,我把箱底的东东拿出来给大家分享了,希望对正在做这方面的同志提供一点帮助,唉
    2022-01-26 08:00:37下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载