登录
首页 » VHDL » rc6 加密

rc6 加密

于 2023-04-17 发布 文件大小:246.02 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

此代码是加密实现在 vhdl。在加密、 RC6 (Rivest Cipher 6) 是一种对称密钥 块密码从RC5派生。它是由Ron Rivest、马特 Robshaw、 雷西德尼和益群丽莎贤以满足高级加密标准(AES)竞争的要求设计的。该算法是一个五个入围者,和也提交给湖怪兽和CRYPTREC项目。它是一种专有

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga clock design, the information is better, for your reference, non
    fpga clock 设计,资料较好,供大家参考,非商用目的哦-fpga clock design, the information is better, for your reference, non-commercial purposes Oh
    2022-10-20 15:50:02下载
    积分:1
  • traffic_light_verilog
    交通灯控制器,verilog,可控制两个方向各四盏灯的亮灭,并具有时间显示(traffic light controllor,by verilog)
    2021-04-20 18:58:50下载
    积分:1
  • verilogCRC32
    32位bit输入的CRC32校验,verilog的代码,以及modelsim的testbench代码(The encode of CRC32 with 32bit-inputs based on verilog, and according encode of testbench)
    2012-03-07 10:22:58下载
    积分:1
  • RSA密码芯片的FPGA实现[1].part1.rar RSA密码芯片的FPGA实现[1].part1.rar...
    RSA密码芯片的FPGA实现[1].part1.rar RSA密码芯片的FPGA实现[1].part1.rar-RSA password chip FPGA realization of [1]. Part1.rarRSA password chip FPGA realization of [1]. Part1.rar
    2022-08-13 06:54:28下载
    积分:1
  • tlm
    tlm基本框架,生产消费模型例子 tlm基本框架,生产消费模型例子 tlm基本框架,生产消费模型例子(tlm basic framework, examples of production and consumption model)
    2010-01-27 17:31:47下载
    积分:1
  • DDR2_XILINX
    xilinx FPGA设计需要的DDR2文件,可以应用于实际设计中(xilinx FPGA design needs DDR2 files that can be applied to the actual design)
    2014-10-09 09:54:05下载
    积分:1
  • src
    yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)
    2021-01-20 14:38:41下载
    积分:1
  • FPGA_trainning2013A
    在EDA实验课上面,自己编写的NCO程序,可以产生出比较真实的正弦波、三角波以及锯齿波,用VHDL程序编写,有modelsim仿真textbench程序(On EDA experiment, oneself write the NCO program, can produce more real sine wave, triangular wave and sawtooth wave with VHDL programming, have the modelsim simulation textbench program )
    2013-07-16 15:05:28下载
    积分:1
  • VHDL 与数字电路设计程序参考书所有程序 1
    VHDL 与数字电路设计程序参考书所有程序 1-VHDL and digital circuit design process all the procedures a reference book
    2022-05-05 06:43:48下载
    积分:1
  • 用状态机对A/D转换器0809的采样控制电路的实现。工具:Quartus ii 6.0 语言:VHDL...
    用状态机对A/D转换器0809的采样控制电路的实现。工具:Quartus ii 6.0 语言:VHDL-State machine used for A/D converter sampling control circuit 0809 is achieved. Tools: Quartus ii 6.0 Language: VHDL
    2022-05-14 13:34:13下载
    积分:1
  • 696518资源总数
  • 105531会员总数
  • 4今日下载