-
通过EMIF连接fpga与dsp的代码
通过EMIF连接fpga与dsp的代码-Through the EMIF connection FPGA code with dsp
- 2022-03-16 17:42:36下载
- 积分：1
-
VHDL开发环境，出租车计费系统，实现起步10元，每增加一公里，自动上涨2元。...
VHDL开发环境，出租车计费系统，实现起步10元，每增加一公里，自动上涨2元。-VHDL development environment, taxi billing system to achieve the initial 10 yuan for each additional mile, automatic up 2.
- 2022-03-26 01:55:17下载
- 积分：1
-
add1A
用于实现锁相光子计数技术的累加器，verilog语言(Accumulator achieve specific cases for accumulator lock detection of photon counting technique)
- 2016-04-09 11:13:25下载
- 积分：1
-
Quartus_II_13.1_x64破解器
说明： quartus的破解软件，里面有说明文档(Quartus crack software, which contains documentation.)
- 2021-03-16 09:19:22下载
- 积分：1
-
79_ALU
这也是VHDL语言编写的一个小程序，对于VHDL入门很有帮助~~(This is a small program VHDL language, VHDL entry-helpful ~ ~)
- 2013-03-29 11:02:43下载
- 积分：1
-
占空比1：1的通用分频模块
占空比1：1的通用分频模块-1:1 generic-frequency module
- 2022-11-11 08:45:03下载
- 积分：1
-
LPC1788_VGA_COLOR
鼎lpc1788尚开发板的vga的显示，1024x768(lpc1788board,lcd to vga display,1024x768)
- 2014-12-15 13:34:06下载
- 积分：1
-
static-timing-analyze
特权同学主讲的FPGA设计的时序约束专题（STA部分）(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
- 2013-07-11 13:23:46下载
- 积分：1
-
dotdisplay
16*16点阵横向移动显示！采用QUARTUS II 9.0编译通过！(16* 16 dot matrix display lateral movement! Compiled by using QUARTUS II 9.0!)
- 2011-11-04 22:14:49下载
- 积分：1
-
FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合...
FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合-FIFO procedures have been in the Verilog in ModelSim compiler and can be passed through the integrated DC
- 2022-03-13 00:38:40下载
- 积分：1
