-
Vhdl 语言中 16 位时间域卷积
卷积是在数字信号处理的常见操作。在此项目中，我创建了自定义电路利用大量的并行机制以提高性能与微处理器相比在 Nallatech 主板上实施。卷积将作为输入信号和 kernell 输出是另一个信号，输出信号的每个元素在哪里乘以内核的与输入信号的相应元素的所有元素组成的产品的总和。16 位无符号整数操作使用、 FPGA 将在 SRAM 中存储的输入的信号并将读取在内核中通过内存映射。
- 2023-04-06 14:45:04下载
- 积分：1
-
FPGA-DSP
FPGA数字信号处理实现原理及方法的例程(FPGA digital signal processing principle and method routines)
- 2017-05-31 10:36:17下载
- 积分：1
-
ise9.1
学习ISE的好资料，想要使用XILINX芯片进行开发必看(ISE learning good information, want to use a must-see XILINX chip development)
- 2009-05-15 09:04:15下载
- 积分：1
-
IIC总线协议，VHDL语言编写，可以直接使用
IIC总线协议，VHDL语言编写，可以直接使用-IIC bus protocol, VHDL language can be used directly
- 2022-07-11 11:04:33下载
- 积分：1
-
fen pin qi
半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！-fen pin qi
- 2022-02-01 02:05:40下载
- 积分：1
-
256M_sdram_OK
改自特权同学verilog语言写sdram测试程序；支持256M内存(verilog sdram )
- 2013-12-23 16:15:43下载
- 积分：1
-
FirlterTeam
数字滤波器组。包含matlab程序和word说明。通过一个低通数字滤波器和多个带通数字滤波器组合成一个滤波器组(Groups of the digital filter. Contains matlab program and word description. Through the combination of a low pass digital filter, and a plurality of band-pass digital filter into a filter bank)
- 2013-01-15 20:38:33下载
- 积分：1
-
Using VHDL language description of the memory read and write, user
用vhdl语言描写的存储器的读写，通俗易懂，简单实用。-Using VHDL language description of the memory read and write, user-friendly, simple and practical.
- 2022-05-27 15:20:00下载
- 积分：1
-
系统设计
说明： 基于旋转编码器和LED灯组的强度调节系统设计(Design of Intensity Regulation System Based on Rotary Encoder and LED Lamp Set)
- 2020-06-21 02:00:01下载
- 积分：1
-
VEROLOG的重要PPT资料,对初学者非常有益处
VEROLOG的重要PPT资料,对初学者非常有益处-PPT important VEROLOG information is very useful for beginners
- 2023-09-01 13:50:04下载
- 积分：1
