登录
首页 » Verilog » verilog代码 cordic 核心

verilog代码 cordic 核心

于 2023-04-19 发布 文件大小:353.49 kB
0 121
下载积分: 2 下载次数: 1

代码说明:

Cordic 核心的100%行为实现。其核心是通过高度可配置的定义。验证平台是包括在内的。请参阅详细信息包括的手册

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MII bus verilog code
    带DDR3内存条,HDMI,PCIE,SD,usb,i2c,spi,uart接口
    2022-03-13 04:31:49下载
    积分:1
  • capture-using-SCCB-and-FPGA
    利用SCCB和FPGA实现视频采集的论文,对相关开发人员具有很强的参考价值! (FPGA implementation using the SCCB and video collection of the papers, the relevant developer has a strong reference value ! )
    2013-09-29 15:37:52下载
    积分:1
  • Verilog实现IIC协议
    代码属于原创,写了一天,比网传的简单明了;用Verilog语言实现的IIC通信协议,用分频计数器的方法实现SCL的输出,同样用计数器的方式确定SCL的低电平中点,在此改变SDA的值。
    2022-02-26 09:45:52下载
    积分:1
  • cordic
    说明:  实现可连续输入数据做三角函数变换处理,通过verilog代码实现,(It realizes triangular function transformation for continuous input data.)
    2020-06-21 22:40:01下载
    积分:1
  • 加密算法的 VLSI 实现
    你好,每一个 这是实现的 RC4 加密算法,开发基于从互联网采取的想法 它是非常易于使用: 的步骤: 1:首先,发出复位 (rst) 步: 2:将密码字节--加载到的 password_input 端口。密码的长度是 KEY_SIZE 一步: 3:执行密钥扩展的问题 768 时钟 一步: 4:该模块丢弃根据 RFC 4345 流的第一次弱字节 1536年时钟稍候。 一步: 5:现在,您应该开始接收通过输出总线,一个字节的伪随机流每个时钟。Output_ready 信号信号在输出 K.当存在一个有效的字节时 加密: 通过互联网通信需要对传输数据的每一位应该是很高安全加密虽然因此转移 RC4 来玩。这种算法瀑布流密码,可在其中一点一点地执行加密的类别下。
    2022-05-17 15:31:05下载
    积分:1
  • Ping_pong_Sparten3e-master
    说明:  FPGA实现乒乓球游戏 代码及仿真 VGA实现(FPGA realizes table tennis game code and simulation VGA implementation)
    2019-05-06 20:22:13下载
    积分:1
  • ram读写程序
    用verilog实现双口ram读写程序,本程序含用工程文件,且已经过工程仿真,代码可以直接调用,方便新手学习,如果有问题,大家可以相互讨论.
    2022-01-27 09:17:41下载
    积分:1
  • sdram-source
    SDR SDRAM 控制器的源代码 altera公司的(source code from altera)
    2010-06-09 19:35:03下载
    积分:1
  • vhdl程序集
    本人初学VHDL时编的比较系统的VHDL源程序 巨实用 (I am learning more systematic series of practical VHDL source Giant)
    2005-03-09 15:17:21下载
    积分:1
  • UDP
    用FPGA中的三速以太网来实现UDP通信,功能强大(With a triple-speed Ethernet in the FPGA to implement UDP communication, powerful)
    2013-03-08 18:27:38下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载