登录
首页 » Verilog » 代码可以实现时隙交换MT89L80芯片功能,完成256x256个时隙交换

代码可以实现时隙交换MT89L80芯片功能,完成256x256个时隙交换

于 2022-09-12 发布 文件大小:11.11 kB
0 117
下载积分: 2 下载次数: 1

代码说明:

使用Verilog编写代码,实现集成芯片MT89L80的功能,代码配置ram后可以直接使用,完成256x256个时隙交换,其中主要模块包括接收模块、发送模块、cpu接口模块,寄存器配置模块,接续寄存器模块等。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • OFDM_Verilog实现
    使用Verilog语法编写OFDM系统,可借鉴学习,包括发射和接收两部分,发射部分有时钟,映射,交织,加CP、长短训练符号等模块,接收部分有频偏估计,解交织,解映射,维特比译码等模块
    2023-06-03 16:50:04下载
    积分:1
  • ditietickets
    利用VHDL语言实现地铁售票系统的设计。售票系统根据途经站数自动计算票价(Using VHDL language metro ticket system. Ticketing system automatically calculated according to the number of fares via station)
    2010-05-07 17:09:35下载
    积分:1
  • Verilog_traffic
    若农场路无车辆,则在高速路保持绿灯。在探测农场路有车辆,高速路上的交通灯应由绿到黄,再到红,并允许农场路方向灯变绿,绿灯亮一段时间,由绿变黄再到红。(If there is no vehicle on the farm road, keep the green light on the highway. There are vehicles on the farm road, the traffic lights on the high speed road should be green to yellow, and then red, and allow the farm road lights to turn green, the green light for a period of time, from green to yellow, then to red.)
    2020-07-17 21:08:48下载
    积分:1
  • USB驱动程序和FPGA VGA接口
    这是一个USB弹跳Altera de2-115板球和VGA驱动程序源代码。请注意,这是在它是100%兼容SystemVerilog语言Verilog(IE可以重命名文件。V和它仍然有效)。我建议使用DE2板的编制是什么我使用。一个弹跳球测试图像来验证驱动器工作正常,如果你没有看到在启动时的橙色球作为一种诊断你的VGA连接不正确安装。
    2022-02-26 03:27:48下载
    积分:1
  • 4-16.doc
    4-16译码器,用VHDL编写的,可以直接下载到可编程逻辑器件中(4-16 decoder, written with VHDL, can be directly downloaded to the programmable logic device)
    2010-11-24 15:13:14下载
    积分:1
  • SD 基于引用 verilog CRC7 计算器
    能为 sd 和 eMMC 参考,基于 verilog 的计算器计算 crc7,你会喜欢它。很好,说的源代码是太瘦了,没问题,但是你能感觉到,代码本身是很好的尽你所能 see.also,包含.exe 程序计算,其中你可以竞争。
    2023-08-31 18:45:04下载
    积分:1
  • 四位数码管1~9999加法计数
    verilog HDL语言程序,运行后实验板四位数码管依次加法计数,从1到9999计数,超过后即溢出,重新从1开始 计数
    2022-02-07 01:27:29下载
    积分:1
  • 1-Quadrature_decoder
    说明:  光栅尺FPGA调试程序,本人亲自调试保证可用(Grating ruler FPGA debugging program)
    2019-12-31 23:23:11下载
    积分:1
  • Traffic-lights-at-the-crossroads
    一种十字路口交通灯在matlab环境中的实现源码(Traffic lights at the crossroads)
    2013-05-16 10:18:38下载
    积分:1
  • add_verilog
    2位全加器,实现全加器的功能,有近位的加法,输出也有近位,还有testbench,进行验证,验证通过(Two full adders, to achieve full adder function, nearly bit adder, there are nearly bit output)
    2014-05-14 18:56:33下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载