网站首页

标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合...

于 2022-03-13 发布文件大小:89.05 kB

 0  129

下载积分: 2 下载次数: 1

我要下载

代码说明：

标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

imports
说明： displayport 参考设计，可以对比自己工程做验证，另有参考设计XAPP1178未找到，采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)

2021-01-11 16:58:50下载

积分：1
作为一个简明的教程，主要宗旨是让初学者快速地了解FPGA/SOPC（可编程片上系统）开发的流程。...
作为一个简明的教程，主要宗旨是让初学者快速地了解FPGA/SOPC（可编程片上系统）开发的流程。-As a simple tutorial, the main purpose is to enable beginners to understand Express FPGA/SOPC (system on programmable chip) development process.

2022-02-05 10:08:14下载

积分：1
yibuqingling
含异步清零和同步清零的计数器的设计，内容是源代码，以及相关文件，打开即可(Clear cleared asynchronous and synchronous with the counter design, content source code and related documents, can be opened)

2011-08-24 10:44:33下载

积分：1
uart
uart 发送模块接收模块及tb，其中可以选择不同波特率进行收发，代码带有详细注释。(UART sending module and receiving module)

2020-06-20 20:00:02下载

积分：1
7941952NCO_sin
NCO 代码设计使用VHDL语言 (nco)

2009-05-23 16:39:37下载

积分：1
6264
6264是一种8K×8的静态存储器.SRAM 的典型芯片有2KB 的6116、8KB 的6264 以及32KB的62256,其中6264 芯片应用最为广泛.(6264 is the 62256 typical chip SRAM.SRAM a 8K* 8 with 2KB 6116, 8KB 6264 and 32KB 6264 chip, which is most widely used. )

2015-02-01 13:28:11下载

积分：1
uart
用veriolg 语言编写的串口通讯程序，通过FPGA控制串口的通讯。(a veriog program completed on FPGA to contrlo a uart to communicaton with a computer )

2010-08-16 10:41:03下载

积分：1
vhdl coding for Carry Select Adder
这是一个vhdl代码的进位选择加法器及其工作100%。

2023-08-26 17:05:04下载

积分：1
FPGA 的数字传输比
计算多少次，把小砂轮安装数字传输比率是车轮的在一个更大完全旋转旋

2022-03-19 23:13:15下载

积分：1
Ａ８２５５的ｖｈｄｌ源代码，比较简单的一个
Ａ８２５５的ｖｈｄｌ源代码，比较简单的一个-Vhdl source code of A8255

2022-05-07 14:31:39下载

积分：1

696516资源总数
106658会员总数
16今日下载

标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合...

0 个回复

热门标签

热门下载