登录
首页 » VHDL » 标准电视信号的同步生成程序,利用VHDL和原理图,利用Quartus综合...

标准电视信号的同步生成程序,利用VHDL和原理图,利用Quartus综合...

于 2022-03-13 发布 文件大小:89.05 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

标准电视信号的同步生成程序,利用VHDL和原理图,利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • project_first
    basys3的数字钟,可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
    2019-06-18 10:37:53下载
    积分:1
  • 用于FPGA的huffman算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。...
    用于FPGA的huffman算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。-The huffman algorithm for FPGA HDL coding, including VHDL and Verilog code. Can be used in JPEG and MPEG compression algorithms.
    2022-03-05 20:13:50下载
    积分:1
  • adder_array
    adder_array的设计。加法器阵列设计,顶层模块,四步流水,21位(adder_array the design. The adder array design, top-level module, four-step pipeline, 21)
    2013-04-17 00:19:05下载
    积分:1
  • MUX
    说明:  用CASE实现4选1数据选择器 很实用 运用VERILOG(Using CASE to achieve 4 election 1 Data Selector practical use Verilog)
    2008-09-11 11:37:35下载
    积分:1
  • zuoye2
    主要编写了一组二进制数据通过根升余弦滤波器后的波形,但并没有使用ISE内部的FIR滤波器内核,该程序相当于编写了一个根升余弦滤波器。(Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the preparation of a root raised cosine filter.)
    2013-09-18 15:24:13下载
    积分:1
  • 1553B-BC-TEST
    1553B总线BC端的编程例子,做通了对于一个RT的测试。对于其他的RT测试和程序的例子原理相同。(The BC end of the 1553B bus programming examples)
    2020-12-06 21:29:21下载
    积分:1
  • I2S
    SMT32F4 i2s 全双工配置,自己测试OK的,大家可以看看(SMT32F4 i2s 全双工配置)
    2021-03-06 22:29:30下载
    积分:1
  • 这是一个FPGA
    这个是一个基于FPGA的数字图像的整数DCT变换程序,程序高性能地实现了2维DCT变换。-This is an FPGA-based digital image of the integer DCT transform process and procedures to achieve high-performance 2-D DCT transform.
    2023-04-23 13:25:03下载
    积分:1
  • float_mult32x32.v
    verilog 语言写的FPGA内部实现硬件浮点乘法器的源码,两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock cycles.)
    2018-07-19 17:33:42下载
    积分:1
  • 北斗定位系统卫星下行信号的基带处理部BDSSS-Transmie
    北斗定位系统卫星下行信号的基带处理部分——基于FPGA的的直接序列扩频发射机的设计与仿真。,已通过测试。 (Beidou positioning system satellite downlink signal baseband part- based on the design and simulation of the FPGA direct sequence spread spectrum transmitter. , Has been tested.)
    2012-10-04 00:05:36下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载