网站首页

标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合...

于 2022-03-13 发布文件大小:89.05 kB

 0  102

下载积分: 2 下载次数: 1

我要下载

代码说明：

标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

简单电子玩具的感知模块程序设计,通过外部输入信号改变内部信号.从而改变玩具的状态
简单电子玩具的感知模块程序设计,通过外部输入信号改变内部信号.从而改变玩具的状态-simple electronic toys perception module programming, through external input signal a change in the internal signal. In order to change the state of toys

2022-03-05 12:17:08下载

积分：1
vivado2018+IPs
说明： Xilinx Vivado 2018 License File

2021-01-19 22:08:41下载

积分：1
switch--circuit
最近交互式电源技术，软交换、同步整流、频率固定(Alternating expressions Power technology recently、Softswitch, synchronous rectification, fixed frequency)

2013-11-25 15:56:17下载

积分：1
this is the for a equiripple filter
this the for a equiripple filter-this is the for a equiripple filter

2022-04-17 20:07:48下载

积分：1
2022-06-02 03:55:25下载

积分：1
lesson38_lcd1602_clander
说明：基于Verilog语言编写的LCD1602显示的日历程序，类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)

2019-05-26 09:29:18下载

积分：1
Vhdl 语言设计的 16 根 4 点 FFT
介绍了设计和功能实现的 16 点 FFT 流水线。架构基于利用该算法的变化规律，设计了蝴蝶操作和乘法器模块。基数 4 算法。该体系结构采用四种蝴蝶，和管道阶段优化的处理速度和地区之间取得平衡。

2022-02-25 05:44:40下载

积分：1
Cadence-Allegro-PCB-SI
利用Cadence Allegro PCB SI进行SI仿真分析(Performed using the Cadence Allegro PCB SI SI simulation analysis)

2013-08-06 22:17:46下载

积分：1
硬件描述语言,verilog HDL,实现了解码器的设计
硬件描述语言,verilog HDL,实现了解码器的设计-hardware description language, verilog HDL, the decoding of Design

2022-06-03 04:23:49下载

积分：1
Meyers-Wavelet.txt
Meyers wavelet. DWT VHDL.

2011-10-10 22:01:44下载

积分：1

696518资源总数
105895会员总数
18今日下载

标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合...

0 个回复

热门标签

热门下载