登录
首页 » VHDL » 一些vhdl的简单例子。直接解压,不用密码。

一些vhdl的简单例子。直接解压,不用密码。

于 2023-04-21 发布 文件大小:15.42 kB
0 122
下载积分: 2 下载次数: 1

代码说明:

一些vhdl的简单例子。直接解压,不用密码。-instantiate some simple examples. Direct unpack, without a password.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl-golden-reference-guide
    vhdl golden reference guide
    2012-12-31 03:56:13下载
    积分:1
  • 基数 4 蝴蝶算法的实现
    给定的序列 x(n) 被摧毁成 4 序列的长度 N/4 每个。而不是划分 用密度泛函理论计算成两半在 RAD2,种四分。N 点 输入的序列被分成四个的子序列,x(4n),x(4n+1),,x(4n+2),和 x (4n + 3),其中 n = 0,1,...N/4-1.Radix-4 使用日志4N 阶段,每个阶段有 N/4 蝴蝶。N/4 蝴蝶涉及每年 阶段和阶段数目是日志4N N 点序列。因此, 复杂的乘法次数是 3N/4 日志4N 和数目 复杂的加法是 12N/4 日志4n。在基数 2 FFT 的比较 复杂的乘法次数是减少 25%
    2023-08-02 05:25:03下载
    积分:1
  • matlab_dspbuildings
    matlab dsp building 工程欢迎下载(matlab dsp building )
    2009-12-30 09:17:38下载
    积分:1
  • 非常多的verilog实例,对于刚入门者比较有用
    非常多的verilog实例,对于刚入门者比较有用-lot of verilog example, just beginners more useful
    2022-03-17 16:05:10下载
    积分:1
  • 04_led_test
    说明:  FPGA控制外边led,并实现跑马灯等多种效果,用户可以自行控制(FPGA control outside led)
    2020-06-16 09:40:02下载
    积分:1
  • add16
    designing of 16 bit adder using 4 bit adder using verilog code
    2012-09-10 14:40:32下载
    积分:1
  • bit // Data port, granularity 8
    // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined-//-*- Mode: Verilog-*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISH
    2023-03-16 01:05:04下载
    积分:1
  • Shift_reg
    一个简单移位寄存器代码,verilog HDL编写(a simple shift register example,write with verilog HDL)
    2012-03-26 21:36:01下载
    积分:1
  • GMSK
    说明:  高斯最小频移键控(Gaussian Filtered Minimum Shift Keying),这是GSM系统采用的调制方式。数字调制解调技术是数字蜂窝移动通信系统空中接口的重要组成部分。GMSK调制是在MSK(最小频移键控)调制器之前插入高斯低通预调制滤波器这样一种调制方式。GMSK提高了数字移动通信的频谱利用率和通信质量。(Gauss Filtered Minimum Shift Keying is a modulation method used in GSM system. Digital modem technology is an important part of air interface of digital cellular mobile communication system. GMSK modulation is a method of inserting a Gaussian low-pass pre-modulation filter before the MSK (minimum frequency shift keying) modulator. GMSK improves the spectrum utilization and communication quality of digital mobile communication.)
    2019-06-14 09:18:30下载
    积分:1
  • 关于寄存器重命名register reallocation,VHDL
    关于寄存器重命名register reallocation,VHDL-Register on rename register reallocation, VHDL
    2022-02-09 20:31:31下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载