登录
首页 » VHDL » 寄存器 32 位

寄存器 32 位

于 2023-05-03 发布 文件大小:325.99 kB
0 123
下载积分: 2 下载次数: 1

代码说明:

顶级模块名称是 "_register32"。它包括许多包括 files(instance)、 _dff、 _dlatch、 和盖茨。 你可以看到整体的图表中,像 RTL 查看器后, 合成。 _register8 包含在顶部模块

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 给予MSP430F147的串口通讯程序,能帮助你了解MSP430系列单片机和串口通讯的基本方法...
    给予MSP430F147的串口通讯程序,能帮助你了解MSP430系列单片机和串口通讯的基本方法-give MSP430F147 Serial communication process can help you understand the MSP430 MCU serial communications and the basic methods
    2022-03-30 13:28:48下载
    积分:1
  • sparc org, vhdl rtl code
    sparc org, vhdl rtl code
    2022-04-19 15:34:55下载
    积分:1
  • VHDL_Tips
    VHDL Coding style guide
    2012-07-04 18:05:59下载
    积分:1
  • CAN驱动器-MCP2515-接口程序-Verilog
    CAN驱动器MCP2515驱动,verilog编写,实测可用(CAN driver MCP2515 driver, Verilog written, measured available)
    2020-12-28 15:29:02下载
    积分:1
  • Quartus_II_13.1_x64破解器
    说明:  quartus的破解软件,里面有说明文档(Quartus crack software, which contains documentation.)
    2021-03-16 09:19:22下载
    积分:1
  • FPGAsheijidaquan
    说明:  fpga设计常用资料大全,包含常用的FPGA程序资料,对FPGA学习者有很大的帮助。(Encyclopedia of common information fpga design, FPGA that contains commonly used procedures for information on the FPGA is very useful to learners.)
    2009-07-25 21:45:30下载
    积分:1
  • 设计采用Verilog HDL 16位CPU。
    design cpu 16 bits by verilog HDL.
    2022-03-11 03:09:04下载
    积分:1
  • LS165
    LS165移位寄存器的verilog语言编写(The writing of the Verilog language of LS165 shift register)
    2020-11-22 22:59:34下载
    积分:1
  • agc_gen
    AGC(自动增益放大) Verilog代码 设计可以参考(AGC (automatic gain control) can refer to the Verilog code design )
    2015-04-14 01:16:13下载
    积分:1
  • DC-Voltmeter
    Use this multimeter to make precise electronic measurements and tests. Easy-to-read LCD readout, positive set selector switch and 32" leads. AC voltage
    2013-01-07 22:52:54下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载