登录
首页 » VHDL » 设计采用Verilog HDL 16位CPU。

设计采用Verilog HDL 16位CPU。

于 2022-03-11 发布 文件大小:1.21 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

design cpu 16 bits by verilog HDL.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SineGen
    Basic VHDL code to create a sine wave generator for an FPGA board.
    2014-01-24 01:04:15下载
    积分:1
  • time_frequency_analysis
    一种合并频率的方法对时频分析及其有用所以才上传(a fast combination)
    2013-12-04 10:13:24下载
    积分:1
  • bit // Data port, granularity 8
    // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined-//-*- Mode: Verilog-*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISH
    2023-03-16 01:05:04下载
    积分:1
  • jjiaotongdeng
    实现fpga上交通灯的设计,可以在开发板上实现红绿灯(Design of traffic lights on FPGA)
    2018-08-28 16:42:27下载
    积分:1
  • costas
    matlab科斯塔斯环的仿真,有波形,很实用的程序(matlab costas m programm)
    2017-06-17 09:08:11下载
    积分:1
  • 用于压缩感知。OMP 是一种算法
    用于压缩感知。OMP 是一种算法
    2023-04-30 08:30:04下载
    积分:1
  • ALTERA_FPGA_SDRAM
    使用ALTERA的FPGA控制SDRAM的verilog程序(Use ALTERA s FPGA to control SDRAM s verilog program)
    2017-03-30 00:31:53下载
    积分:1
  • 过滤多相
    我的项目执行 filtrage 和抽取使用多相分解,在这种情况下,抽取因子被带到 5,所以筛选器由 5 集团过滤器和每个 oprates 在频率采样除以 5
    2022-02-22 08:15:41下载
    积分:1
  • youmui_v20
    ICA (Principal Component Analysis) algorithm and procedures, GSM is GMSK modulation signal generation, On neural network control.
    2017-09-01 20:51:26下载
    积分:1
  • 用VHDL语言编写的写存储器程序,可下载在FPGA中使用
    用VHDL语言编写的写存储器程序,可下载在FPGA中使用-VHDL language used to write memory program can be downloaded in the FPGA using
    2022-06-17 11:46:31下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载