-
pwm virterbi 译码器
维特比译码器使用维特比译码算法采用卷积码进行编码的比特流解码。还有其他算法译码卷积编码的流 (例如,Fano 算法)。维特比译码算法是最耗费资源的但它的最大似然解码。这最常用的约束长度 k 的卷积码译码 < = 10,但值 k = 15 都在实践中使用。由安德鲁 J 制定并发表论文汇刊信息理论、 IT-13 卷,第 260-269 页"错误边界为卷积码和渐近最优解码算法",在 1967 年 4 月,维特比译码。
- 2022-11-02 02:25:03下载
- 积分:1
-
01_test
说明: FPGA测试程序,仅供测试硬件是否能够运行,主要功能是点亮运行指示灯(The main function of the test program of FPGA is to light the running indicator.)
- 2019-06-20 03:21:28下载
- 积分:1
-
FPGA_SPWM
说明: 此代码是由FPGA产生SPWM波的代码,简单易懂(use FPGA to generate SPWM)
- 2019-02-19 16:12:33下载
- 积分:1
-
VHDL-SUBWAY
基于QuartusII环境下的地铁自动售票系统(Subway auto ticketing system based on QuartusII)
- 2011-04-20 09:35:24下载
- 积分:1
-
加密算法的 VLSI 实现
你好,每一个
这是实现的 RC4 加密算法,开发基于从互联网采取的想法
它是非常易于使用:
的步骤: 1:首先,发出复位 (rst)
步: 2:将密码字节--加载到的 password_input 端口。密码的长度是 KEY_SIZE
一步: 3:执行密钥扩展的问题 768 时钟
一步: 4:该模块丢弃根据 RFC 4345 流的第一次弱字节 1536年时钟稍候。
一步: 5:现在,您应该开始接收通过输出总线,一个字节的伪随机流每个时钟。Output_ready 信号信号在输出 K.当存在一个有效的字节时
加密:
通过互联网通信需要对传输数据的每一位应该是很高安全加密虽然因此转移 RC4 来玩。这种算法瀑布流密码,可在其中一点一点地执行加密的类别下。
- 2022-05-17 15:31:05下载
- 积分:1
-
时序分析
XILINX 时序约束使用指南笔记 ——时序约束介绍 时序约束方法 时序约束原则等(XILINX time series constraints use guide notes -- time series constraints introducing time series constraint principles, etc.)
- 2017-12-21 11:37:56下载
- 积分:1
-
LMS算法FPGA仿真
自适应滤波器算法LMS ,的FPGA实现,采用VERILOG实现。(LMS, an adaptive filter algorithm, is implemented on FPGA and VERILOG.)
- 2020-06-24 01:00:02下载
- 积分:1
-
FM
说明: 基于FPGA和弦!!!音乐芯片的设计与实现!!!(Design and implementation of FPGA chip based on the chord music)
- 2015-01-07 17:02:29下载
- 积分:1
-
16bit multiplier
Verilog code to implment the 16 bits logic multiplier. The output is also 16bits including the document to describe the implement in detail .
- 2022-01-28 09:21:47下载
- 积分:1
-
scan_led
FPGA扫描LED显示灯,动态扫描,进行流水显示(FPGA Scan LED indicator lights, dynamic scanning, make the water show)
- 2015-02-16 18:02:16下载
- 积分:1