网站首页

LDPC最小和算法校验节点更新单元CNU verilog设计

于 2023-05-07 发布文件大小:315.03 kB

 0  92

下载积分: 2 下载次数: 1

我要下载

代码说明：

16输入校验节点更新单元，实现分离、分类、比较，最终输出与端口对应的最小值(即除去自身以外的最小值)。内附仿真结果图，供大家理解。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

16位乘法器
基于Verilog语言的乘法器，带注释，帮助理解数字集成电路设计的乘法器实现，佩带modelsim仿真基于Verilog语言的乘法器，带注释，帮助理解数字集成电路设计的乘法器实现，佩带modelsim仿真

2022-02-11 23:54:11下载

积分：1
基于Basys3的贪食蛇游戏
基于Digilent Basys3的贪食蛇游戏，Xilinx Aritix7-35T FPGA芯片，用板载按键操作，VGA输出到显示器

2023-03-09 09:30:04下载

积分：1
7-segment
VHDL Design of BCD to 7-segment decoder using PROM

2009-05-04 02:44:02下载

积分：1
Mano-CPU_VHDL-Implementation
Mano s cpu for Man s instructions

2012-04-28 01:04:57下载

积分：1
pll
PLL 锁相环verilog程序可以直接使用(The PLL can be used directly good use)

2014-08-28 19:06:33下载

积分：1
dgnszsz
多功能数字钟，在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)

2013-09-20 10:20:31下载

积分：1
一个8位处理器结构，源码分析
说明：关于一个8位处理器的分析，和源代码，VHDL语言设计，经过测试(on an eight processors, and source code, VHDL design, the test)

2005-12-27 21:39:45下载

积分：1
hamid
very nice program that i ensure anyone can use easily and will be efficient for hard project of elevator

2009-07-26 13:27:38下载

积分：1
multi8x8
节约资源型 8位*8位运算VHDL代码，采用串行运算，8 个时钟周期完成一次运算。QUARTUS下已验证(resource conservation-8* 8 Operational VHDL code, using serial computation. 8 clock cycles to complete an operation. QUARTUS has been under test)

2006-12-07 13:22:48下载

积分：1
sp605_BRD_rdf0033_13.2_c
spartan605评估板测试代码。xilinx官方资料(spartan605 uation board test code)

2014-12-23 22:27:45下载

积分：1

696518资源总数
105562会员总数
1今日下载

LDPC最小和算法校验节点更新单元CNU verilog设计

0 个回复

热门标签

热门下载