登录
首页 » Verilog » 同步 FIFO 设计 Verilog 代码

同步 FIFO 设计 Verilog 代码

于 2022-05-19 发布 文件大小:2.87 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

同步 FIFO 的 Verilog 设计代码。核查 Env 可以围绕它 SV 或 UVM。数据宽度是 8 位和 FIFO 深度是 2 ^3 = 8

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • gtx
    ip core of the transceiver gtx
    2019-04-02 00:10:03下载
    积分:1
  • verilog流水灯例程
    LED 流水灯例程  本章将介绍从新建一个项目, 以及到最后下载到 FPGA 的全过程,让初次接触 FPGA 的朋友,如何使用 FPGA 进行一个简易项目的开发,有个直面的感性认识,只有通过学习本章的内容,您才算是 FPGA 开发入门了。在投简历的时候才可以夸张的说熟练掌握 FPGA 的开发啦(^_^)。  在例程中,我们要做的是流水灯实验,顾名思义就是要 LED 像流水一样的点亮,这样说吧,就是先单独点亮第一个,然后点亮第二个,然后……。不解释这么多了, 大家还是看实验结果吧!
    2022-02-01 03:05:46下载
    积分:1
  • 阿喜大师验证环境系统verilof
    应用背景嗨,这是一个特殊的代码,在超大规模集成电路行业常用的协议。这将帮助你发展你的验证知识和如何写UVM方法关键技术此代码是完全在UVM和SV技术开发。这包含主剂,从代理,记忆和记分板适当的编码没有任何包装的UVM。这将帮助你学习在UVM编写代码的艺术,SV格式。这包含100%个功能covergae
    2022-08-03 17:47:32下载
    积分:1
  • CfgDDS_9910
    dds ad9910配置的verilog hdl程序,模块化设计,输入待配置的数据,字长,启动信号,即可自动产生时序,完成一次配置,模块还有done握手信号,方便用户调用时,反复多次配置。(dds ad9910 configuration verilog hdl program, modular design, the input data to be configured, word length, the start signal, the timing can be automatically generated, complete a configuration, the module has done handshake, user-friendly call, repeatedly configuration .)
    2015-04-21 22:03:50下载
    积分:1
  • 交通灯控制器
    模块
    2022-02-13 07:22:07下载
    积分:1
  • dual-mode,turbo译码器
    应用背景Turbo码是性能接近Shannon极限的纠错码,广泛应用于现代通信系统中,未来通信技术的发展迫切需要支持双模或多模编译码器。Log-MAP算法作为LDPC码和Turbo码的译码算法,并将Turbo码的简化算法查表法应用于LDPC码。关键技术Turbo码采用递归系统卷积码作为级联的分量码,在迭代译码过程中,分量码译码器之间相互交换软信息来提高Turbo码的译码性能,其译码算法主要包括最大后验概率算法(Maximum A Posterior Possibility,MAP)及其简化算法和软输出Viterbi算法(Soft Output Viterbi Algorithm,SOVA)。
    2023-06-15 06:50:03下载
    积分:1
  • ALU_verilog
    用verilog语言编写的4位算术逻辑单元ALU,功能参考74181,包含.v文件以及测试用.vwf文件(Verilog languages with four arithmetic logic unit ALU, functional reference to 74,181, including. V documents and testing. Vwf document)
    2008-08-15 11:36:51下载
    积分:1
  • fpga
    VHDL语言编程简单实例若干,适合于初学者(VHDL language programming simple example, suitable for beginners)
    2013-01-22 14:44:00下载
    积分:1
  • verlog通过FPGA实现数字钟
    verlog通过FPGA实现数字钟,包含时间计数,秒表和闹钟等功能
    2022-03-14 07:30:03下载
    积分:1
  • 04_ep2c8_vga_test
    VIP FPGA板的配套例子,这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
    2013-10-18 19:03:37下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载