登录
首页 » Verilog » 同步 FIFO 设计 Verilog 代码

同步 FIFO 设计 Verilog 代码

于 2022-05-19 发布 文件大小:2.87 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

同步 FIFO 的 Verilog 设计代码。核查 Env 可以围绕它 SV 或 UVM。数据宽度是 8 位和 FIFO 深度是 2 ^3 = 8

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 按键消抖,矩阵键盘
    传统的一个按键一个端口的方法,若要实现16个按键,则需要16个端口,而现在这个矩阵键盘的设计,16个按键,仅仅需要8个端口,如果使用16个端口来做矩阵键盘的话,可以识别64个按键,端口的利用率远远比传统的设计好的多,所以如果需要的按键少的话,可以选择传统的按键设计,如果需要的按键比较多的话,可以采用这种矩阵键盘的设计。
    2022-08-16 16:03:33下载
    积分:1
  • UART串口协议HDL实现,可设波特率、停止位和奇偶校验等
    UART串口协议HDL实现,可设波特率、停止位和奇偶校验等。可以在此基础上添加FIFO,以及处理器读写控制等。
    2022-01-24 10:03:16下载
    积分:1
  • FPGASPI
    FPGA SPI 主要模块全部涵盖 时序解释 与DSP通信(FPGA SPI Timing interpretation covering all main modules communicate with the DSP)
    2020-12-09 13:49:20下载
    积分:1
  • HOWTO_-Get-Configuration-and-Location-Information
    this document used for how to get config and location information of PCI card
    2012-07-21 12:26:16下载
    积分:1
  • hdb3a
    快速实现HDB3码与普通码二进制码的转换,方便学习与了解HDB3码的转换(Quickly achieve HDB3 code and common code binary code conversion, facilitate learning and understanding HDB3 code conversion)
    2020-11-09 15:09:48下载
    积分:1
  • cordic
    说明:  16级流水线型cordic旋转代码以及测试文件,亲测好用(16-stage pipelined cordic rotation code and test files, pro-testing)
    2019-03-09 08:59:01下载
    积分:1
  • 余数数制系统
    反向转换器模量集 {2n + 1、 2n、 2n 1} 提出了。中国剩余定理的简化 为了获得一个反向转换器的使用 mod-{2n-1} 操作。这里的显式使用模量的负担将被丢弃。这些反向转换器用来寻找乘法逆的 RNS 价值。为了限制我们使的范围使用中提出的变换器和最好的相当先进的转换器 cyclone2 fpga 基数 8 展位修改 rns 乘法器。当比较其他转换器此体系结构可节省电力、 地区、 延迟和成本降低
    2022-02-05 02:53:51下载
    积分:1
  • Self-study-syllabus-VSC-HVDC
    Syllabus for VSC-HVDC course
    2012-08-24 12:49:16下载
    积分:1
  • debounce
    FPGA按键延时模块,产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)
    2020-06-22 04:20:02下载
    积分:1
  • Array-multiplier
    Array muiltiplier verilog code.. 4 bit two inputs with 8 bit outputs
    2015-02-21 12:59:12下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载