-
PID
用Verilog HDL编写的PID程序代码，成功调试，运行良好。(The source code of PID in Verilog HDL.Simulation was successful.)
- 2012-03-09 11:18:17下载
- 积分：1
-
FIFO DESIGN
FIFO是一种先进先出内存队列，具有管理
- 2022-03-21 11:27:44下载
- 积分：1
-
DSP28335_SPI_FPGA_RECE
DSP28335与FPGA通过spi通信，此程序为28335为主接收程序(DSP28335 and FPGA through the SPI communication, this procedure for the 28335 receiving procedures)
- 2020-12-09 13:39:19下载
- 积分：1
-
base_4_fft
基4FFT原理及MATLAB实现，基本原理，编程思想等(base——4 FFT principle and MATLAB implementation, the basic principles of programming ideas, etc.)
- 2016-01-28 16:52:37下载
- 积分：1
-
FPGA NIOS II W5500
Altera FPGA NIOS II 通过W5500芯片完成网络TCP/IP通讯。
- 2022-08-10 04:58:17下载
- 积分：1
-
FPGA自学笔记——设计与验证jmb
说明： Verilog教程，小梅哥FPGA自学与验证(a basic book of how to learn Veriolg)
- 2019-01-23 17:34:25下载
- 积分：1
-
ALU（算术逻辑单元）
应用背景它的ALU设计。可以执行7个功能。这是描述在代码。这是一个工作的代码。关键技术关键技术是采用组合技术。它使用行为和门级建模。
- 2022-01-25 20:14:28下载
- 积分：1
-
shi01
FPGA上机文件一所以在FPGA中采用同 步设计非常重要 MAX+PLUS II可以计算出数据传输需要(fpga Several of the largest chip operating frequency I would be grateful if the output value of counter FFFFC- FE0FF simulation waveform between the print out (only EPF10K70RC240-4 chips, the maximum allowable Clock frequency)
- 2017-10-24 16:41:14下载
- 积分：1
-
class16_pll
说明： FPGA实现PLL锁相环，输出不同频率的时钟控制信号。(FPGA realizes PLL and outputs clock control signals of different frequencies.)
- 2021-03-19 17:19:19下载
- 积分：1
-
signaltap_user_guide
signaltap 中文说明，内容详细。
ALTERA signaltap USER GUIDE IN CHINESE(ALTERA signaltap USER GUIDE IN CHINESE)
- 2011-12-03 23:50:21下载
- 积分：1
