登录
首页 » Verilog » 4位并行的32位 CRC校验

4位并行的32位 CRC校验

于 2022-03-05 发布 文件大小:1.37 kB
0 165
下载积分: 2 下载次数: 1

代码说明:

此程序为32位的CRC校验程序,我们利用verilog语言较容易的编写串行的CRC校验程序,但是在一些情况下需要并行的处理数据,在此编写了4位并行的CRC校验程序。 包括了CRC主程序和测试程序。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • raylrnb (3)
    说明:  本资源有一个matlab程序段,是仿真BPSK分别在高斯噪声和瑞利衰落下的误码率,产生图形对仿真值和理论值进行比较(This resource has a matlab program segment, which is the bit error rate of simulated BPSK under Gaussian noise and Rayleigh fading respectively. The generated graph compares the simulated value with the theoretical value.)
    2019-10-21 21:16:04下载
    积分:1
  • 基于dds的波形发生器
    说明:  DDS的基本原理主要由五部分组成,分别是;相位累加器,正弦波形存储器,数模转换器,低通滤波器和时钟,将相位累加器输出的数据作为地址,用来查询表的数据,将取出的正弦数据通过数模转换器输出模拟信号,模拟信号再通过一个低通滤波器输出纯净的正弦波信号。(The basic principle of DDS is mainly composed of five parts: phase accumulator, sinusoidal waveform memory, digital to analog converter, low-pass filter and clock. The output data of phase accumulator is used as address to query the data of table. The extracted sinusoidal data is output analog signal through digital analog converter, and the analog signal is output pure sine through a low-pass filter Wave signal.)
    2020-09-16 23:34:30下载
    积分:1
  • AVQR
    单相的主动式电压质量控制器 对电压跌落进行了补偿(single-phase AVQR for power quility improvement)
    2012-10-29 15:52:24下载
    积分:1
  • sp6ex7
    说明:  ISE与Modelsim联合仿真库编译与关联设置。(ISE and Modelsim joint simulation library compilation and associated settings.)
    2020-07-03 14:17:10下载
    积分:1
  • gamefive
    高精度小数除法器设计与实现。 在FPGA开发板上实现小数除法器,输入输出信号N_in [15:0], D_in[15:0],N_in[15:0]小于D_in,即被除数小于除数,输出商Q_out[15:0]中Q[15]一定为0,Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。(Precision fractional divider design and implementation. In the FPGA development board fractional divider, input and output signals N_in [15: 0], D_in [15: 0], N_in [15: 0] less than D_in, ie the dividend is less than the divisor, quotient output Q_out [15: 0] in Q [15] necessarily 0, Q [14: 0] for the business of the fractional part. Input and calculation results display by VGA.)
    2017-01-01 17:32:25下载
    积分:1
  • VHDL
    控制电话信令 完成忙碌 等待 回铃音振铃等(Signaling complete control over telephone ring so busy waiting ringback tone)
    2010-10-22 20:11:38下载
    积分:1
  • AHB 总线协议
    AHB 主设备和从设备在 verilog 实施。在项目中定义的主要功能是: 所有类型的爆裂增量、 缠绕、 连续和非序贯、 流水线的交易。试验台进行了核查
    2022-03-23 12:55:47下载
    积分:1
  • Lcd
    说明:  VHDL资料 很不错的!!!!!!!!!!!(VHDL )
    2009-08-14 22:47:46下载
    积分:1
  • tlc5615
    TLC5615串行DA的驱动接口,采用verilog编程(TLC5615 driver DA serial interface using verilog programming)
    2009-04-27 11:59:22下载
    积分:1
  • truck_lights
    Lights, Car light emulator for turn, stop and emergency
    2012-11-06 18:27:06下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载