登录
首页 » Verilog » 通訊8B/10B解碼

通訊8B/10B解碼

于 2023-05-12 发布 文件大小:4.54 kB
0 97
下载积分: 2 下载次数: 1

代码说明:

這是一般通訊介面會採用的8B/10B 解碼, 應用在光纖通訊, Serdes上均有廣泛應用 /* Module Description:  This module implements a 8b10b decoder according to the original patent work  of Widmer and Franaszek.  It is a synchronous module with registers on the input  and output.  It takes in a 10-bit 8b10b encoded word, and outputs and 8-bit data  word and a control bit to indicate if the 8-bit output data is one of 12 special  K-codes.  */

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA开发全攻略
    FPGA设计攻略及流程,包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
    2017-12-12 16:30:52下载
    积分:1
  • verification environment to verify synchronous FIFO
    -&同步FIFO的验证环境。
    2022-12-14 19:40:03下载
    积分:1
  • 不动点在Verilog的真正功能
    此功能需要写在你的模块结束或在您的测试台,显示你的定点实数。
    2022-01-30 18:42:57下载
    积分:1
  • SPI模块设计
    一个串口通信传输的实验程序设计,在一般的通信协议中涉及到数据发送与接收的问题,为了快速实现数据的发送,通常使用的是串行传输的方法,把数据一个一个的发送出去,因此这里设计了一个发送程序。
    2022-04-16 02:51:38下载
    积分:1
  • FPGA COMS传感器接口 LCD 移动终端源代码
    用FPGA实现COMS传感器接入,LCD控制,及与ARM通信的源代码,包含matlab仿真及硬件原理图和手册,非常全面
    2022-12-10 20:50:03下载
    积分:1
  • SRAM_verilog
    SRAM的Verilog程序,初学者的最好的学习软件,初学者必备。。。。。。。。
    2023-01-05 08:30:03下载
    积分:1
  • dds_rom
    基于查找表的DDS的Verilog实现,分为相位累加器模块、ROM模块和顶层DDS模块(Verilog implementation of DDS based on lookup table)
    2021-03-10 11:19:26下载
    积分:1
  • m_xulie
    在quaritusII的开发环境下,verilog语言编写的m序列发生器代码,这种算法简短而有效,非常实用。(In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.)
    2013-09-26 11:30:47下载
    积分:1
  • SDRAM-control
    好用的SDRAM控制器,经过FPGA平台验证过。(It is a SDRAM controller with verilog code. It is a good code, and confirmed.)
    2018-10-08 18:07:55下载
    积分:1
  • IIC-SOPC
    SOPC系统的I2C代码 直接可用,可作为IP核用到自己的系统中(SOPC system I2C code directly available, can be used as an IP core in your system)
    2010-10-22 09:51:13下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载