-
fir 滤波，分块缩放
图像处理，支持14阶的fir滤波，x方向分块缩小
- 2022-06-16 22:27:19下载
- 积分：1
-
yuandaima
以GPS为时间基准，实现多传感器器数据同步采集，整合信息后发送 VERILOG语言编写 QUARTUS II环境(GPS-time basis, synchronized multi-sensor data acquisition, integration of information after sending VERILOG language environment QUARTUS II)
- 2014-10-12 19:15:45下载
- 积分：1
-
分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序 FRFT Ozaktas
这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序，FPGA是Xilinx的virtecx-5，这是我在做毕业设计的时候自己编写的，希望能对你有帮助！(This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate design time I have written, I hope you can help!)
- 2021-03-12 10:49:25下载
- 积分：1
-
基于MIPS架构的CPU
用Verilog写的基于MIPS架构的CPU，可以运行50多条指令，包括运算、分支、跳转、比较等指令，不过没有中断系统，大家可以考虑使用，我也是学校课程课设做的。。
- 2022-05-05 02:18:27下载
- 积分：1
-
sanjose_hdlcon
FFT implementation using C program
- 2014-02-11 21:01:40下载
- 积分：1
-
6_42
An FPGA Implementation of a HoG-based Object Detection Processor
- 2016-04-07 23:42:05下载
- 积分：1
-
Altera FPGA配置AD5300 Verilog代码
Altera FPGA 利用SPI口配置外部DACAD5300的Verilog代码，代码经调试后运行稳定。友情提示，由于本人水平有限，代码不可避免存在问题，敬请谅解
- 2022-09-05 02:50:03下载
- 积分：1
-
FIFO
FIFO的VERILOG代码编写
可综合的Verilog FIFO存储器(The VERILOG code FIFO write comprehensive Verilog FIFO memory)
- 2010-10-11 20:35:47下载
- 积分：1
-
sdr
全数字OQPSK解调算法的研究及FPGA实现
论文介绍了OQPSK全数字接收解调原理和基于
软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字
解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法，
并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的
仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用Verilog
HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系统中
的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对
设计中出现的问题进行了修正。最后，经过FPGA调试工具嵌入式逻辑分析仪
SignalTapⅡ的硬件实际测试，(The Research and FPGA Implement of All
Digital OQPSK Demodulation Algorithms
)
- 2020-06-30 18:00:01下载
- 积分：1
-
ICAP 回读处理
通过 ICAP 回读 FPGA内部state register 的状态值。通过状态机控制ICAP，然后写入命令，读取数据，等待三个周期后出现数据。过程中CSIB和RDWRB有一个时序关系，还需要对ICAP输入命令进行bit swap
- 2022-04-10 01:05:17下载
- 积分：1
