登录
首页 » Verilog » xilinx设计指南书中源代码lab2

xilinx设计指南书中源代码lab2

于 2023-05-20 发布 文件大小:3.69 MB
0 115
下载积分: 2 下载次数: 1

代码说明:

xilinx设计指南书中源代码lab2,书中所附实验源代码

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • I2C_master_code
    主要介绍,I2C总线主设备发送数据给从设备,代码实现是用Verilog语言实现的,对硬件设计者有很大好处(Introduces, I2C bus master to send data to the slave device, code is implemented in Verilog language, the hardware designer of great benefit)
    2011-07-12 14:31:11下载
    积分:1
  • 同步清零复位的D触发器
    高电平置数,高电平清零的同步D触发器
    2022-07-11 11:07:57下载
    积分:1
  • ofdm
    这是OFDM调制matlab的程序,中间详细描述了调制的过程,希望对大家有用。(This is the OFDM modulation matlab procedures, a detailed description of the intermediate modulation process, I hope useful.)
    2013-09-26 16:20:42下载
    积分:1
  • MUX
    Quartus环境下多路选择器的编写代码,适合初学数字逻辑设计的进行学习(MUX in Quartus)
    2012-03-27 19:42:45下载
    积分:1
  • 1602C
    文件名:lcd1602lib.h 内 容:1602液晶的控制端口、数据端口和相关操作(The file name: lcd1602lib. H * inside let: 1602 LCD control port, data port and related operations )
    2012-05-08 15:15:36下载
    积分:1
  • Verilog 的展位乘数
    我们要提出新的 SRAM bitcell 以较少的功率消耗,读稳定性、 面积小于现有的施密特触发器基于 SRAM 和其他现有的设计,通过新的设计相结合的虚拟接地与读取错误减少逻辑。 可调滞回 CMOS 施密特触发器 磁滞 CMOS 施密特触发器设计策略研究了电压控制电流下沉和/或采购晶体管,迟滞窗口可以轻松地移动而不更改其宽度。对 ST 反馈逆变器进行了修改,晶体管被绊倒的逻辑 "0" 和 "1" 的逻辑。
    2022-07-26 16:57:48下载
    积分:1
  • clock18div
    Clock Divider, divfactor of 18
    2015-03-24 18:04:49下载
    积分:1
  • 三维小波变换
    三维离散小波变换的代码
    2022-03-06 08:50:16下载
    积分:1
  • FPGA
    FPGA设计中的时序分析及异步设计注意事项 (FPGA design timing analysis and design considerations for asynchronous)
    2011-08-15 22:02:50下载
    积分:1
  • DDS_Power
    FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波,方波,三角波,斜波,以及四种波形的任意两种的叠加,以及四种波形的叠加;通过控制频率控制字C的大小,以控制输出波形频率,实现1Hz的微调;通过地址变换实现波形相位256级可调;通过DAC0832使波形幅值256级可调;通过FPGA内部RAM实现波形存储回放;并实现了每秒100HZ扫频。(FPGA on the verilog language programming. Lookup table through direct digital frequency synthesis. In part through the control of the keyboard to choose sine, square, triangle wave, sloping wave, and four arbitrary waveform two superposed and the stack of four waveform; by controlling the frequency control word on the size, in order to control the output waveform frequency, 1 Hz to achieve the fine-tuning; Address transform through waveform phase adjustable 256; DAC0832 so through waveform amplitude adjustable 256; FPGA through internal RAM to the waveform storage intervals; and achieve a 100 per second sweep 9999.)
    2007-04-17 23:43:32下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载