登录
首页 » VHDL » This is a JPEG codec the VHDL code

This is a JPEG codec the VHDL code

于 2023-05-21 发布 文件大小:1.63 MB
0 149
下载积分: 2 下载次数: 1

代码说明:

这是一个JPEG的编解码的VHDL程序代码-This is a JPEG codec the VHDL code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ofdm
    这是OFDM调制matlab的程序,中间详细描述了调制的过程,希望对大家有用。(This is the OFDM modulation matlab procedures, a detailed description of the intermediate modulation process, I hope useful.)
    2013-09-26 16:20:42下载
    积分:1
  • this come from alter ,you can look and find it on line about jtag.
    this come from alter ,you can look and find it on line about jtag.
    2022-04-26 20:24:26下载
    积分:1
  • 四位抢答器
    设计一个可容纳四组参赛的数字式抢答器,每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用;设置一个主持人“复位”按钮,主持人复位后,开始抢答,第一答对一次加1分,答错一次减1分
    2022-03-26 08:47:21下载
    积分:1
  • 赛灵思XC2C256频率计的Verilog实现。mt10t7 7
    Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.
    2022-03-26 03:57:37下载
    积分:1
  • ALTERA上DE2平台,利用内部50M Hz时钟,在数码管模拟显示时间(时分秒)。
    ALTERA上DE2平台,利用内部50M Hz时钟,在数码管模拟显示时间(时分秒)。-ALTERA on DE2 platform, using internal 50M Hz clock, in the digital control simulation show time (hours minutes and seconds).
    2022-04-17 01:14:39下载
    积分:1
  • 816-1681
    SPARC Assembly Language Reference Manual
    2014-09-20 23:42:07下载
    积分:1
  • LPC总线从设备的verilog设计,包含状态机和中断功能。
    LPC总线从设备的verilog设计,包含状态机和中断功能。-verilog code for LPC device
    2022-01-28 17:10:12下载
    积分:1
  • traffic
    说明:  模拟交通灯 verilog CPLD EPM1270 源代码(Simulation of traffic lights verilog CPLDEPM1270 source code)
    2008-10-30 23:12:20下载
    积分:1
  • dct01
    Verilog编写的串口通讯下解码状态机(Verilog serial communication prepared under the decoder state machine)
    2011-01-17 02:40:41下载
    积分:1
  • verilogsram
    SRAM 读写实验,SRAM存储器的读写操作,Verilog源码有助于提高代码coding能力。使用例程。(SRAM write and read)
    2017-04-20 22:20:05下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载