登录
首页 » VHDL » ALTERA上DE2平台,利用内部50M Hz时钟,在数码管模拟显示时间(时分秒)。

ALTERA上DE2平台,利用内部50M Hz时钟,在数码管模拟显示时间(时分秒)。

于 2022-04-17 发布 文件大小:594.82 kB
0 121
下载积分: 2 下载次数: 1

代码说明:

ALTERA上DE2平台,利用内部50M Hz时钟,在数码管模拟显示时间(时分秒)。-ALTERA on DE2 platform, using internal 50M Hz clock, in the digital control simulation show time (hours minutes and seconds).

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bubblesort1024ram
    说明:  快速冒泡排序基于FPGA实现,有测试文件以及设计图,实现1024*32位数序的多数排序,突破传统是的REG类型少数排序,利用RAM,针对RAM中的无序数的地址调换,达到排序目的,仅供学习交流(Rapid bubble sort based on FPGA, there are test documents and design drawings to achieve 1024* 32-digit sequence of the majority of sorting, breaking tradition is a REG types of minority sorting, the use of RAM, the disorder for the RAM address of the number of exchange, to sort purpose, only to learn the exchange of.)
    2010-03-24 15:19:50下载
    积分:1
  • DDS FPGA开发下的verilog源代码
    DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码,信号发生器(DDS_AD9854_for FPGA, verilog source code, signal generator.)
    2013-01-14 00:13:36下载
    积分:1
  • BFSK-BPSK-QPSK-DPSK
    文件中包含BFSK、DPSK、BPSK、QPSK等等数字调制程序。(File contains the BFSK, DPSK, BPSK, QPSK, and so on digital modulation process.)
    2013-03-20 16:28:11下载
    积分:1
  • A4_Uart_Top
    串口! 这是一个使用的通信程序 , 非常好用。(serial port Serial port! This is a communication program used, very useful.)
    2020-06-17 14:00:01下载
    积分:1
  • 16位的移位寄存器,加上testbench,可以在modelsim里面运行~
    16位的移位寄存器,加上testbench,可以在modelsim里面运行~-16 of the shift register and testbench, modelsim the inside running ~
    2023-07-15 21:45:02下载
    积分:1
  • This code implements the output shift register functions, beginners can learn to...
    本代码实现了输出移位寄存器功能,初学者可以借鉴学习-This code implements the output shift register functions, beginners can learn to learn
    2022-06-20 09:32:02下载
    积分:1
  • truck_lights
    Lights, Car light emulator for turn, stop and emergency
    2012-11-06 18:27:06下载
    积分:1
  • 乐曲硬件演奏电路设计的全部VHDL代码,在QuartusII环境下编译通过,已存在QuartusII项目...
    乐曲硬件演奏电路设计的全部VHDL代码,在QuartusII环境下编译通过,已存在QuartusII项目-err
    2022-02-26 18:04:41下载
    积分:1
  • VHDL 数字电路迷宫
    这是一个基于FPGA控制点阵板显示的益智趣味类小游戏,游戏中玩家通过键盘↑↓←→键控制控制人物上下左右移动,从起始点出发,目的是走到迷宫的出口。游戏有着友好的用户界面,而且有多种模式,多种地图供玩家选择。 1.普通不计时模式:玩家可以看到整个迷宫地图,游戏没有时间限制; 2.普通计时模式:玩家可以看到整个迷宫地图,必须在20秒内找到出口,否则游戏失败; 3.高级不计时模式:玩家并不能看到整个迷宫的地图,只能看到其周围的2步以内部分路径,其他路径需要靠自己移动来探索,这样就仿佛置身迷宫之中,更有可玩性,游戏没有时间限制; 4.高级计时模式:同样玩家:玩家并不能看到整个迷宫的地图,只能看到其周围的2步以内部分路径;必须在20秒内找到出口,否则游戏失败。
    2022-04-02 08:06:28下载
    积分:1
  • 自己编写的经过QuartusII验证的Verilog HDL程序,可以实现常见功能...
    自己编写的经过QuartusII验证的Verilog HDL程序,可以实现常见功能-After QuartusII their written procedures for verification of the Verilog HDL, can achieve common features
    2022-01-23 10:27:24下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载