-
VMD642_CPLD
本例程位于 VMD642_CPLD目录中。
使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使
用 Verilog HDL书写，编译开发系统使用 Cypress公司的 Warp 6.3。(This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and other logic control circuitry. Written using Verilog HDL source code, the compiler development system using Cypress' s Warp 6.3.)
- 2013-09-13 13:59:52下载
- 积分：1
-
MP3播放器与VS1003 ATmega8的和SD卡
这是一个版本的mp3播放器的迷你尺寸，你可以把它与AVR编程非常easy.it在这个项目这么简单，你使用的fat通过MMC的SPI总线，该总线使主从位置发送数据，然后用此主从，你可以从VS1003发送数据到你的ATmega8然后有一个非常简单的项目。
- 2022-04-29 02:58:41下载
- 积分：1
-
CAN协议控制器的Verilog实现
说明： 基于FPGA的CAN总线控制器，VERILOGHDL源代码，Q2仿真实现。可用。(FPGA-based CAN Bus Controller, VERILOGHDL source code, Q2 Simulation. Available.)
- 2020-11-26 15:29:31下载
- 积分：1
-
使用Virtex-5 FPGA高级加密标准算法的高效实现
应用背景在本文中，一个高性能和高度优化Rijndael AES算法的硬件实现了设计并实现Xilinx Virtex-5 xc5vlx50FPGA器件。设计采用模块化利用VHDL语言的方法。设计工作正确如图所示。这个所提出的设计的性能进行评估的基础上吞吐量和面积。我们的设计利用了速度339.087兆赫，这意味着吞吐量4.34用399片Virtex-5 FPGA面积Gbps。关键技术本文提出了一种有效的Rijndael算法的硬件实现高级加密标准（AES）加密算法采用最先进的现场可编程门阵列（FPGA）。在非常高速集成电路设计的设计硬件描述语言（VHDL）。时序仿真进行验证所设计的电路的功能。性能评估也做了吞吐量和区域。在国家的最先进的Xilinx Virtex-5实现设计（xc5vlx50ffg676-3）FPGA实现吞吐量4.34千兆位/秒，总共使用了399片。
- 2022-02-20 11:10:20下载
- 积分：1
-
Two_Port_RAM_lab
Actel双端口存储；通过串口发送数据初始化RAM，然后通过串口返回到上位机的串口调试程序显示(通过串口发送数据初始化RAM，然后通过串口返回到上位机的串口调试程序显示)
- 2009-04-03 16:20:30下载
- 积分：1
-
Rs232_Trans
controller for sending serial data at different speeds
- 2009-04-28 02:41:14下载
- 积分：1
-
VHDL的寄存器读写参考，可自己根据要求重新修改，本示范只做参考用...
VHDL的寄存器读写参考，可自己根据要求重新修改，本示范只做参考用-Register read and write VHDL reference to their request to amend in accordance with, the reference model only
- 2022-09-23 06:45:03下载
- 积分：1
-
- 2022-05-01 00:03:25下载
- 积分：1
-
I2C总线在可编程逻辑器件上实现的VHDL源码
I2C总线在可编程逻辑器件上实现的VHDL源码-VHDL source codes for realizing I2C
- 2022-12-10 08:10:03下载
- 积分：1
-
T144_PER_lcd1602
EP2C5T144 驱动 LCD1602液晶(LCD1602 LCD driver EP2C5T144)
- 2009-05-31 15:48:36下载
- 积分：1
