登录
首页 » VHDL » CGRA加密算法可重构

CGRA加密算法可重构

于 2023-05-25 发布 文件大小:73.42 kB
0 105
下载积分: 2 下载次数: 1

代码说明:

工作机制如下: 1、 系统上电,配置信息由片外加载到片上配置存储器中; 2、 执行某算法前,将此算法所有的配置包写入到配置包存储器中(配置包存储器包含在配置解析单元中); 3、 配置解析单元解析配置索引,从配置存储器中选择相应的配置对可重构阵列及功能模块进行配置; 4、 阵列从外部中读取数据进行计算,计算结果写出到密文寄存器中; 5、 可重构阵列与功能模块计算的中间结果数据只与通用寄存器堆进行交互; 6、 阵列计算的中间结果通过通用寄存器堆缓存;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PCIE资料和仿真教程1-6
    PCIE仿真设计教程1-6,我帮大家收集到一起了(PCIE simulation design tutorial 1-6, I help you gather together.)
    2020-11-09 19:29:46下载
    积分:1
  • apb timer
    说明:  是基于apb总线下的timer外设的rtl代码,主要包括apb_timer的master逻辑verilog,以及相应的开发文档,包括寄存器的描述,功能特性等。(RTL code is based on timer peripheral under APB bus, which mainly includes master logic Verilog of apb_timer and corresponding development documents, including the description of registers, functional characteristics and so on.)
    2019-01-25 16:54:02下载
    积分:1
  • 8psk
    在matlab中8psk的调制和解调仿真程序(the modulation and demodulation of 8psk)
    2013-05-02 09:54:07下载
    积分:1
  • OFDM_QPSK
    给予QPSK调制的OFDM例程,简单明了的表述了OFDM的通信原理(Given OFDM QPSK modulation routine, simple expressions of OFDM communication theory)
    2013-08-15 14:26:43下载
    积分:1
  • VGA
    本科毕业设计,简易逻辑分析仪,重点在于用CPLD搭建显卡,输出VGA信号驱动显示器显示逻辑波形(A design for LA,use cpld to generate VGA signals.)
    2014-04-28 11:22:01下载
    积分:1
  • 6_USB_to_SDHC_Lab
    altera max10 USB demo,使用了phy,把开发板配置成U盘模式(altera max10 USB demo,using PHY device,design a U pan)
    2015-10-22 20:47:49下载
    积分:1
  • hamid
    very nice program that i ensure anyone can use easily and will be efficient for hard project of elevator
    2009-07-26 13:27:38下载
    积分:1
  • 4-to-1
    4选1数据选择器,有使能端控制,4个数据输入,2个地址端,1个输出(4 1 data selector, enable end control, four data inputs, two addresses end, an output)
    2012-10-15 18:48:38下载
    积分:1
  • 由于在网上很难下载到EDA技术-窦衡的PPT,所以本人经过学习后做成word,供大家下载。只针对VHDL语言部分和所有的程序。...
    由于在网上很难下载到EDA技术-窦衡的PPT,所以本人经过学习后做成word,供大家下载。只针对VHDL语言部分和所有的程序。-Because the Internet is difficult to download to EDA technology- Douheng of the PPT, so I made after learning after the word, for all to download. Only for part of the VHDL language and all the procedures.
    2023-07-12 15:25:04下载
    积分:1
  • counter4b
    Vivado同步计数器VHDL设计 具有异步复位和同步预置数功能 同步计数器同步计数器同步计数器(The Vivado synchronous counter VHDL is designed with asynchronous reset and synchronous preset function, synchronous counter, synchronous counter and synchronous counter.)
    2021-03-26 14:29:13下载
    积分:1
  • 696518资源总数
  • 106235会员总数
  • 12今日下载