登录
首页 » VHDL » 基于fpga的正弦波发生器设计,有一定的参考价值,写的比较详细...

基于fpga的正弦波发生器设计,有一定的参考价值,写的比较详细...

于 2022-12-22 发布 文件大小:618.58 kB
0 101
下载积分: 2 下载次数: 1

代码说明:

基于fpga的正弦波发生器设计,有一定的参考价值,写的比较详细-The sine wave generator based on FPGA design, have a certain reference value, a more detailed written

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ConvolutionWithViterbiDecoding
    QPSK调制下的(5,7)卷积码的编码和维特比译码与BPSK调制下(5,7)卷积码的编码和维特比译码的BER特性(QPSK modulation under (5,7) convolutional code encoding and Viterbi decoding and BPSK modulation (5,7) convolutional code encoding and Viterbi BER characteristic)
    2020-12-12 20:09:15下载
    积分:1
  • A comparison reference value has sram IP core, on the SOPC interested people hav...
    一个比较有参考价值的sram IP核,对SOPC感兴趣的人士有一定的指导意义!该程序是采用avalon总线,可以直接内嵌进SOPC Builder。-A comparison reference value has sram IP core, on the SOPC interested people have a certain guide! The procedure is used avalon bus, can be directly embedded into the SOPC Builder.
    2022-05-18 11:22:45下载
    积分:1
  • LM
    用于生成adams或recurdyn所需的路面不平度,用于悬架或其他的仿真(Adams or recurdyn used to generate the required road roughness for suspension or other simulation)
    2013-10-15 17:38:48下载
    积分:1
  • 一个基于C51指令系统的简易uCOS示范程序,有完整的代码分析
    一个基于C51指令系统的简易uCOS示范程序,有完整的代码分析-A command system based on the C51 model uCOS summary procedures, have a complete code analysis
    2022-06-01 23:18:00下载
    积分:1
  • 0
    说明:  用VHDL语言设计一个校验器,用for loop实现8位数据的偶校验,(With a for loop to achieve 8-bit data parity)
    2011-12-06 15:47:01下载
    积分:1
  • Exercise4
    AES TSAPI Retrieve Event in Non-blocking Mode
    2019-05-07 20:04:58下载
    积分:1
  • 业界标准的Verilog语法格式
    说明:  verilog标准语法,还有很多的样例参考,学习的好资料。(Verilog standard grammar, there are many examples for reference, good learning materials.)
    2020-06-15 22:50:02下载
    积分:1
  • OFDM 调制与解调
    循环前缀插入常用的正交频分复用 (OFDM) 系统作为一种方式为了减轻影响的码间干扰 (ISI)。它将复制 的结尾部分与逆快速傅里叶变换的 OFDM 符号开头 (IFFT) 数据包。通常的循环前缀长度是更长的时间 比色散信道完全消除 ISI 的长度。OFDM 调制因此大多是围绕着周围循环前缀: OFDM 调制包括 IFFT 操作和循环 前缀插入 ;OFDM 解调包括循环前缀去除和 FFT 操作。
    2022-01-23 10:07:40下载
    积分:1
  • Triscend supports the use of the Model Technology ModelSim logic simulator for V...
    Triscend supports the use of the Model Technology ModelSim logic simulator for VHDL simulation of designs implemented in the Configurable System Logic (CSL) portion of a Triscend device.
    2023-07-10 18:40:02下载
    积分:1
  • 各种基础module打包下载全集
    例如分频器,alu,ram的verilog实现(The implementation of divider, alu, ram etc. in verilog)
    2020-10-12 23:37:32下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载