登录
首页 » VHDL » 实用的程序代码,希望对大家有用,已经调试通过

实用的程序代码,希望对大家有用,已经调试通过

于 2023-05-31 发布 文件大小:487.62 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

实用的程序代码,希望对大家有用,已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FDPIM_Encode
    关于语音通信信道调制的程序代码,是论文的仿真程序(About voice communication channel modulation code, the authors of the paper simulation program)
    2013-12-11 09:27:39下载
    积分:1
  • 频率计实验程序代码
    说明:  XC7A35TCSG324-1的Verilog频率计程序,支持十分频,支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)
    2019-12-24 13:40:45下载
    积分:1
  • 加法器的VHDL实现
    本资源包括了加法器的VHDL代码实现,供大家学习。
    2022-11-01 21:40:03下载
    积分:1
  • LMS filter
    这是一个用结构化语言编写的25抽头LMS算法建模.VHDL加法器/减法器、乘法器、延迟元件的代码分别编写并用LMS代码实例化。
    2022-02-10 10:42:31下载
    积分:1
  • 等精度测频率
    说明:  利用stm32F407实现的等精度测频,可以精确测量频率,误差很小(The equal precision frequency measurement realized by stm32F407 can accurately measure frequency with little error.)
    2020-06-19 13:00:02下载
    积分:1
  • oc8051 Verilog代码,关于
    verilog code,about oc8051
    2023-04-16 08:45:03下载
    积分:1
  • vhdl学习方法,含有大量的vhdl源代码,对vhdl的语法的介绍
    vhdl学习方法,含有大量的vhdl源代码,对vhdl的语法的介绍-VHDL source习laugh Yang, Yi bleed at the nose cavity submerged stresses measured tungsten Daitou VHDL, VHDL-Qin Pang Yang cavity cavity Geng Zhuang
    2023-07-17 16:40:03下载
    积分:1
  • Verilog计数器、编码器、加法器
    说明:  verilog编码器、计数器、加法器的程序(Verilog encoder, counter, adder procedures)
    2019-01-26 21:50:01下载
    积分:1
  • HDMI接口编解码传输模块ASIC设计_刘文杰
    说明:  ? 熟悉IIC协议总线协议,采用IIC总线对图像采集传感器寄存器进行配置,并转换为RGB565格式。 ? 利用异步FIFO完成从摄像头输出端到SDRAM 和SDRAM 到VGA 接口各跨时钟域信号的传输和处理。 ? 利用 SDRAM 接口模块的设计,实现了刷新、读写等操作;为提高SDRAM 的读写带宽,均采用突发连续读写数据方式;并采用乒乓操作实现 CMOS 摄像头与VGA的帧率匹配。 ? 利用双线性插值方法实现对图像640×480到1024×768的放大操作。 ? 完成VGA显示接口设计。(Familiar with IIC protocol bus protocol, IIC bus is used to configure the register of image acquisition sensor and convert it into RGB565 format. Asynchronous FIFO is used to transmit and process signals across clock domain from camera output to SDRAM and SDRAM to VGA interface. With the design of SDRAM interface module, refresh, read and write operations are realized. In order to improve the read and write bandwidth of SDRAM, burst continuous read and write data mode is adopted, and table tennis operation is used to achieve frame rate matching between CMOS camera and VGA. The bilinear interpolation method is used to enlarge the image from 640*480 to 1024*768. Complete the VGA display interface design.)
    2020-06-25 04:00:02下载
    积分:1
  • 随机数发生器
    随机数发生器
    2023-04-30 09:25:03下载
    积分:1
  • 696518资源总数
  • 106222会员总数
  • 14今日下载