登录
首页 » VHDL » 该文件用在CPLD上的,和C语言很接近,5位的计数器一个。

该文件用在CPLD上的,和C语言很接近,5位的计数器一个。

于 2023-04-25 发布 文件大小:241.99 kB
0 89
下载积分: 2 下载次数: 1

代码说明:

该文件用在CPLD上的,和C语言很接近,5位的计数器一个。-the documents on the CPLD, and the C language is close to that of the five counters one.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • usbhostslave
    说明:  USB主机和设备的verilog代码,实现了USB1.1协议规范的要求(USB host and equipment Verilog code to achieve the USB 1.1 protocol specification requirements)
    2005-09-13 11:34:09下载
    积分:1
  • 离散小波变换
    尊敬的先生:,
    2022-06-19 22:22:36下载
    积分:1
  • CORDIC FPGA使用Verilog程序实现
    cordic的verilog程序 用FPGA实现-CORDIC FPGA using the Verilog procedures realize
    2022-05-29 16:40:15下载
    积分:1
  • UDP / IP上的Spartan3E以太网通信
    UDP / IP上的Spartan3E以太网通信通过斯巴达3E发送UDP数据包到/从我的电脑。
    2022-06-20 12:49:08下载
    积分:1
  • 基于FPGA平台,实现了直接数字频率合成。
    基于FPGA平台,实现了直接数字频率合成。-FPGA-based platform, to achieve a direct digital frequency synthesis.
    2022-03-01 23:16:21下载
    积分:1
  • RLC Test
    说明:  RLC Test程序,一个电子竞赛的题目。里面有详尽的源代码。(RLC Test procedures, an electronic race issue. There are detailed source code.)
    2005-09-04 20:58:18下载
    积分:1
  • 寄存器 32 位
    顶级模块名称是 "_register32"。它包括许多包括 files(instance)、 _dff、 _dlatch、 和盖茨。 你可以看到整体的图表中,像 RTL 查看器后, 合成。 _register8 包含在顶部模块
    2023-05-03 18:10:04下载
    积分:1
  • 80211_Transmitter_VerilogHDL
    802.11a Transmitter implementation Using Verilog
    2021-01-20 15:28:41下载
    积分:1
  • src
    Crossroad traffic lights with visualization in tcl/tk and verilog code
    2010-07-22 03:43:55下载
    积分:1
  • 3-8译码器实验
    3-8译码器实验,用三个拨码开关控制8个LED中某一个点亮
    2023-05-23 17:35:03下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载