登录
首页 » VHDL » 利 用 来 vhdl 设 计 p cm的 实 现

利 用 来 vhdl 设 计 p cm的 实 现

于 2023-06-01 发布 文件大小:177.20 kB
0 99
下载积分: 2 下载次数: 1

代码说明:

利 用 来 vhdl 设 计 p cm的 实 现-Vhdl design used for the realization of p cm

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ALTERA_FPGA_SDRAM
    使用ALTERA的FPGA控制SDRAM的verilog程序(Use ALTERA s FPGA to control SDRAM s verilog program)
    2017-03-30 00:31:53下载
    积分:1
  • code
    其中两个项目自己做的:一个是雷达模拟跟踪,基于FPGA/CPLD的,里面包含了PCB和VHDL码,还有一个是SDIO的驱动程序(包括PCB原理图,SDIO协议方面的资料还有就是源码,这项目可用),还有一些嵌入式方面的资料,如TCP/IP协议栈的实现,FPGA的一些仿真实例(Two of the projects themselves to do: a tracking radar simulator is based on FPGA/CPLD)
    2007-10-17 16:54:10下载
    积分:1
  • Svpwmm
    Verilog HDL 写的SVPWM 算法的实现,使用的是altera 风暴系列的FPGA,占用资源1w+逻辑宏单元(Verilog HDL ,SVPWM)
    2021-05-14 17:30:02下载
    积分:1
  • A brief introduction of direct digital frequency synthesis (DD S), the use of DD...
    简单介绍了直接数字频率合成技术(DD S),利用DDS设计任意 波形发生器,其能够产生矩形波、正弦波、三角波、锯齿波等多种波形 -A brief introduction of direct digital frequency synthesis (DD S), the use of DDS design of arbitrary waveform generator, which can produce rectangular wave, sine wave, triangle wave, sawtooth waveform etc.
    2022-04-02 02:31:45下载
    积分:1
  • This is a JPEG codec the VHDL code
    这是一个JPEG的编解码的VHDL程序代码-This is a JPEG codec the VHDL code
    2023-05-21 08:00:03下载
    积分:1
  • syn
    载波同步的verilog代码,是新手学习同步的最佳选择,值得推荐。(Verilog code carrier synchronization, synchronization is the best choice for novices to learn, it is worth recommending.)
    2021-01-08 09:48:51下载
    积分:1
  • vhdl经典源代码――键盘接口设计,入门者必须掌握
    vhdl经典源代码――键盘接口设计,入门者必须掌握-vhdl classical source code-- the keyboard interface design, beginners must master
    2022-11-20 22:55:03下载
    积分:1
  • usbhostslave
    说明:  USB主机和设备的verilog代码,实现了USB1.1协议规范的要求(USB host and equipment Verilog code to achieve the USB 1.1 protocol specification requirements)
    2005-09-13 11:34:09下载
    积分:1
  • File name: ADC0809.vhd features: Based on the VHDL language, easy to control imp...
    文件名:ADC0809.vhd功能:基于VHDL语言,实现对ADC0809简单控制说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟号,这里由FPGA的系统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟。-File name: ADC0809.vhd features: Based on the VHDL language, easy to control implementation of the ADC0809 Description: ADC0809 internal clock does not need external 10KHz ~ 1290Hz clock number, here by the FPGA system clock (50MHz) frequency by 256 points to be clk1 (195KHz ) as the conversion ADC0809 clock job.
    2023-07-04 18:20:03下载
    积分:1
  • lehmer_rng
    lehmer random number generator method to generate test patterns of circuit
    2015-01-23 15:22:09下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载