网站首页

State.Machine.Coding.Styles.for.Synthesis（状态机，英文,VHDL）

于 2023-06-02 发布文件大小:121.59 kB

 0  93

下载积分: 2 下载次数: 1

我要下载

代码说明：

State.Machine.Coding.Styles.for.Synthesis（状态机，英文,VHDL）-State.Machine.Coding.Styles.for.Synthesis (FSM, English, VHDL)

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

TS_CHANNEL_656
利用ITU656接口传输数据流的方法!已得到应用!(ITU656 interface transfer data streams using the method! Has been applied!)

2010-02-23 14:16:18下载

积分：1
sdio_slave
SDIO slave verilog code

2021-03-26 15:39:13下载

积分：1
Manchester-code-of-VHDL-program
利用FPGA实现硬件的VHLD语言的Manchester code。(Hardware implementation using FPGA VHLD language Manchester code.)

2013-07-14 22:08:25下载

积分：1
liushuideng
使用430的四系点亮流水灯，内置有时钟函数，函数简单，值得一看(The four lines using 430 lit water lights, built-in clock function, the function is simple, eye-catcher)

2013-08-31 15:23:06下载

积分：1
一个异步FIFO的verilog实现论文
一个异步FIFO的verilog实现论文-err

2022-01-28 06:08:18下载

积分：1
decoder_38
这是基于Quartus2 开发环境和verilog hdl语言写的38译码器(This is based development environment and Quartus2 verilog hdl language used to write decoder 38)

2013-08-04 09:53:07下载

积分：1
dpd_v6_0_example_design
xilink DPD V6.0 IP Core design example

2014-03-01 10:26:47下载

积分：1
16bit-multiplier
实现verilog16位乘法器，verilog新手(achieve 16-bit multiplier)

2021-04-01 21:09:08下载

积分：1
spi_test
基于fpga的spi通信测试可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)

2020-06-20 21:00:01下载

积分：1
mod3
verilog源代码，实现两种方法的模3运算。(verilog source code，to implement the calculation of mod-3 by two means.)

2011-12-24 10:23:40下载

积分：1

696524资源总数
103938会员总数
55今日下载

State.Machine.Coding.Styles.for.Synthesis（状态机，英文,VHDL）

0 个回复

热门标签

热门下载